計算機應用行業：深思美國EDA強盛之路坐看國產EDA星火燎原-211231（50頁）.pdf

1、證券研究報告行業研究計算機應用 計算機應用行業 1 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 深深思美國思美國 EDA 強盛強盛之之路路，坐坐看看國產國產 EDA 星火燎原星火燎原 增持（維持） 投資要點投資要點 EDA 是現代芯片是現代芯片設計設計的“工業母機”的“工業母機”。EDA 全稱是電子設計自動化，是指用于輔助完成超大規模集成電路芯片設計、制造、封裝、測試整個流程的計算機軟件。隨著芯片設計的復雜程度不斷提升，EDA 已經滲透到芯片設計生產的各個環節，不借助 EDA 已經無法完成芯片設計。EDA 杠桿效應顯著，根據 ESD

2、 Alliance 和 WSTS 數據，2020 年全球 EDA 市場規模僅為115億美元， 卻撬動著4404億美元市場規模的半導體行業， 一旦EDA這一產業鏈基礎出現問題， 整個集成電路產業都會受到重大影響， EDA 行業也是最容易被“卡脖子”的關鍵領域。 全球全球 EDA 市場市場寡頭壟斷寡頭壟斷，中國中國 EDA 市場快速增長市場快速增長。根據 ESD Alliance數據，2020 年全球 EDA 市場規模為 115 億美元，2010-2020 年 10 年復合增速為 8%，市場規模平穩增長；2020 年，全球市場三大巨頭營收市占率近 70%，格局穩定。根據賽迪智庫數據，2020 年中

3、國 EDA 市場銷售額為66.2 億元，2018-2020 年復合增速為 21.42%，遠高于全球同期增速。2020年美國三大巨頭占中國 EDA 市場營收份額的 78%，國產化率不足 15%，國產替代空間廣闊。 它山之石，可以攻玉，它山之石，可以攻玉，從美國從美國 EDA 強盛強盛看產業發展規律看產業發展規律。1）政府支持是基石。EDA 的基礎研究難度高、周期長，前期投入回報較小。美國 NSF、SRC 和國防部等政府機構自 20 世紀 80 年以來每年投入千萬美元級資金支持 EDA 發展。2）人才是核心。一個 EDA 人才從高校課題研究到能夠真正實踐從業，往往需要十年的時間，因此，EDA 人才

4、培養體系很重要。3）技術研發是動力。 EDA 開發涉及到計算機、 物理、 數學等多方面知識，技術壁壘極高。同時，芯片設計更迭速度不斷加快，EDA 軟件公司需要不斷加大研發投入推動技術進步。4）生態協同是保障。芯片設計的先進工藝是由晶圓廠、設計公司和 EDA 軟件廠商共同推進的成果。EDA 軟件的進步需要得到生態伙伴的即時反饋和參數共享。5）并購是擴張的重要手段。EDA 細分領域繁多，技術迭代速度快，不斷有具備新技術的小公司出現?？蛻魞A向于 EDA 廠商提供完整解決方案，鑒于細分賽道屬于利基市場，自研技術去取代這些公司成本較高，因此并購是最佳選擇。 國產國產 EDA 星星之火星星之火，可以燎原可

5、以燎原。在中美博弈進入深水區的當下，EDA 國產化勢在必行。 政策方面， “十四五”軟件和信息技術服務業發展規劃明確提出重點突破工業軟件，其中 EDA 軟件被明確列出。資本方面，根據芯思想研究院數據，2020 年 EDA 行業融資次數已經達到 16 次。2020年國內已設立約 49 家 EDA 企業，從各個領域進行技術突破，截至 2021年 12 月 30 日，國內已有 4 家 EDA 企業申請 IPO，其中，概倫電子已經上市。根據賽迪智庫數據，2018-2020 年 EDA 國產化市場營收份額逐步由 6%提升至 11%，國產化步伐逐步加快。 投資要點投資要點：EDA 是現代芯片設計必不可少的

6、工具，是最容易被“卡脖子”的關鍵工業軟件，在電子產業杠桿效應、經濟效應顯著。雖然目前國產化率較低，國內外差距較大，但在政策和資本推動下，國產 EDA 市場份額正在逐步提升。國產 EDA 剛剛起步，在細分領域正在形成比較優勢，建議關注已經申請 IPO 的四家 EDA 公司：華大九天、概倫電子（已上市） 、廣立微、思爾芯。 風險提示：風險提示：政策支持力度不及預期；技術研發進度不及預期；生態建設不及預期。 行業走勢行業走勢 相關研究相關研究 1、 計算機應用行業：透過、 計算機應用行業：透過“十四五”規劃，再看軟件行“十四五”規劃，再看軟件行業投資機會業投資機會2021-12-07 2、 計算機應

7、用行業：國企改、 計算機應用行業：國企改革乘風破浪，中國電科直掛云革乘風破浪，中國電科直掛云帆帆2021-11-19 3、 計算機應用行業：中國電、 計算機應用行業：中國電科國企改革大幕拉開科國企改革大幕拉開2021-11-15 2021 年年 12 月月 31 日日 -17%-11%-6%0%6%11%17%2020-122021-042021-08滬深300計算機應用(申萬) 2 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 內容目錄內容目錄 1. EDA 是是“半導體皇冠上的明珠半導體皇冠上的明珠” . 5 1.1

8、. EDA 是用于 IC 設計生產的工業軟件 . 5 1.2. EDA 的分類 . 6 1.3. EDA 的歷史：從 CAD 到 EDA . 11 1.4. EDA 的未來：與先進技術結合 . 12 2. 全球全球 EDA 市場寡頭壟斷，國產市場寡頭壟斷，國產 EDA 市場快速增長市場快速增長 . 13 2.1. 全球 EDA 市場平穩發展，三大巨頭壟斷 . 13 2.2. 中國 EDA 市場增長迅速，國產化率極低 . 20 2.3. IP 業務是 EDA 新增長極 . 21 3. 從美國從美國 EDA 強盛之路看強盛之路看 EDA 產業發展規律產業發展規律 . 22 3.1. 政府支持是基石

9、. 22 3.2. 人才、技術和生態是 EDA 行業的核心競爭要素 . 27 3.3. 并購是 EDA 廠商擴張的重要手段 . 29 4. 國產國產 EDA 星星之火可以燎原星星之火可以燎原 . 31 4.1. 從中外對比看國產 EDA 現狀 . 31 4.2. EDA 國產化勢在必行 . 34 4.3. 三十年發展，EDA 國產之火點亮 . 35 5. 四家典型國產四家典型國產 EDA 公司引領公司引領 EDA 國產化浪潮國產化浪潮 . 40 5.1. 華大九天：國產 EDA 之巔，唯一國家隊 . 40 5.2. 概倫電子：國產 DTCO 引領者 . 42 5.3. 廣立微：成品率提升領域全

10、流程覆蓋，獨特的制造類 EDA 中堅力量 . 45 5.4. 思爾芯：原型驗證市場全球排名第二. 47 6. 投資建議投資建議 . 50 7. 風險提示風險提示 . 50 rQtNoMpRrNvNmOnRoPnRtO8O8Q9PmOmMmOoMjMmMoPjMoOtO9PpOpPwMtRtOuOnQmN 3 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 圖表目錄圖表目錄 圖圖 1：EDA 涉及集成電路的各個方面涉及集成電路的各個方面 . 5 圖圖 2：EDA 行業杠桿效應顯著行業杠桿效應顯著 . 6 圖圖 3：芯片設計層

11、級：芯片設計層級 . 7 圖圖 4：數字芯片設計流程：數字芯片設計流程 . 8 圖圖 5：模擬芯片設計流程：模擬芯片設計流程 . 9 圖圖 6：集集成電路領域成電路領域 EDA 工具工具 . 11 圖圖 7：EDA 發展的四個階段發展的四個階段 . 12 圖圖 8：后摩爾時代集成電路技術演進路程：后摩爾時代集成電路技術演進路程 . 13 圖圖 9：全球：全球 EDA 市場規模市場規模 2020 年為年為 115 億美元億美元 . 14 圖圖 10：2014-2020 年全球芯片市場規模（百億美元）年全球芯片市場規模（百億美元） . 14 圖圖 11：全球：全球 EDA 行業競爭梯隊行業競爭梯隊

12、 . 16 圖圖 12：2020 年三大巨頭全球市場營收份額年三大巨頭全球市場營收份額 . 16 圖圖 13：Synopsys 2020 年營收為年營收為 36.85 億美元億美元 . 17 圖圖 14：Synopsys 2018-2020 年營收拆分年營收拆分 . 17 圖圖 15：Cadence 2020 年營收為年營收為 26.83 億美元億美元 . 18 圖圖 16：Cadence 2018-2020 年營收拆分年營收拆分 . 18 圖圖 17：Mentor Graphics 2016 年營收為年營收為 12.82 億美元億美元 . 19 圖圖 18：Mentor Graphics 2

13、015-2017 年營收拆分年營收拆分. 19 圖圖 19：2018-2020 年我國年我國 EDA 市場銷售額增長迅速市場銷售額增長迅速. 21 圖圖 20：2020 年中國年中國 EDA 市場營收國產化率極低市場營收國產化率極低 . 21 圖圖 21：2018-2020 年年 EDA 國產化率逐步提升國產化率逐步提升. 21 圖圖 22：2008-2020 年全球年全球 EDA 市場細分領域業務占比情況市場細分領域業務占比情況 . 22 圖圖 23：Synopsys 和和 Cadence IP 相關業務營收占比逐漸提升相關業務營收占比逐漸提升 . 22 圖圖 24：NSF 和和 SRC 協

14、助協助 EDA 企業跨過創新死亡谷企業跨過創新死亡谷 . 24 圖圖 25：美國國防部電子復興計劃（：美國國防部電子復興計劃（ERI）計劃架構圖）計劃架構圖 . 25 圖圖 26：STARnet 計劃連接大學研究中心計劃連接大學研究中心 . 26 圖圖 27：2019-2020 年年 Synopsys 人才項目成果人才項目成果 . 27 圖圖 28：EDA 全球三巨頭全球三巨頭 2006-2020 年保持高研發費用率年保持高研發費用率 . 28 圖圖 29：全球三大巨頭研發費用逐年遞增（億美元）全球三大巨頭研發費用逐年遞增（億美元） . 28 圖圖 30：全球：全球 EDA 三大巨頭產業鏈伙伴

15、列舉三大巨頭產業鏈伙伴列舉 . 29 圖圖 31：三大巨頭自成立至：三大巨頭自成立至 2021 年年 4 月收并購次數月收并購次數 . 30 圖圖 32：Synopsys 成立以來收購列舉成立以來收購列舉 . 31 圖圖 33：非數字：非數字 IC 設計領域公司產品覆蓋情況設計領域公司產品覆蓋情況 . 32 圖圖 34：數字：數字 IC 設計領域公司產品覆蓋情況設計領域公司產品覆蓋情況 . 32 圖圖 35：Synopsys 和和 Cadence 也是全球也是全球 IP 巨頭巨頭 . 33 圖圖 36：2018-2020 年我國年我國 EDA 行業人才情況行業人才情況 . 34 圖圖 37：國

16、產：國產 EDA 30 余年艱難發展余年艱難發展 . 36 圖圖 38：中國：中國 EDA 行業年度完成融資次數快速增加行業年度完成融資次數快速增加 . 37 圖圖 39：國產：國產 EDA 廠商數量在廠商數量在 2008 年后增速加快年后增速加快 . 38 圖圖 40：華大九天發展歷程：華大九天發展歷程 . 40 圖圖 41：華大九天產品線：華大九天產品線 . 41 圖圖 42：華大九天華大九天 2020 年營收年營收 4.15 億元億元 . 41 4 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 圖圖 43：華大九天

17、：華大九天 2020 年歸母凈利潤年歸母凈利潤 1.04 億元億元 . 41 圖圖 44：華大九天：華大九天 2018-2020 年營收拆分年營收拆分 . 42 圖圖 45：華大九天：華大九天 2018-2020 年研發費用率維持在年研發費用率維持在 40%以上以上 . 42 圖圖 46：概倫電子發展歷程：概倫電子發展歷程 . 43 圖圖 47：概倫電子主要產品及服務：概倫電子主要產品及服務 . 43 圖圖 48：概倫電子概倫電子 2020 年營收年營收 1.37 億元億元 . 44 圖圖 49：概倫電子概倫電子 2020 年歸母凈利潤年歸母凈利潤 0.29 億元億元 . 44 圖圖 50：概

18、倫電子：概倫電子 2018-2020 年營收拆分年營收拆分 . 45 圖圖 51：概倫電子：概倫電子 2018-2020 年研發費用維持在年研發費用維持在 36%以上（扣除股份支付影響）以上（扣除股份支付影響） . 45 圖圖 52：廣立微發展歷程：廣立微發展歷程 . 45 圖圖 53：廣立微主要產品：廣立微主要產品 . 46 圖圖 54：廣立微廣立微 2020 年營收年營收 1.24 億元億元 . 46 圖圖 55：廣立微廣立微 2020 年歸母凈利潤年歸母凈利潤 0.50 億元億元 . 46 圖圖 56：廣立微：廣立微 2018-2020 年營收拆分年營收拆分 . 47 圖圖 57：廣立微

19、：廣立微 2018-2020 年研發費用逐年增長年研發費用逐年增長 . 47 圖圖 58：思爾芯發展歷程：思爾芯發展歷程 . 48 圖圖 59：思爾芯主要產品及服務：思爾芯主要產品及服務 . 48 圖圖 60：思爾芯思爾芯 2020 年營收年營收 1.33 億元億元 . 49 圖圖 61：思爾芯思爾芯 2020 年歸母凈利潤為年歸母凈利潤為 0.10 億元億元 . 49 圖圖 62：思爾芯：思爾芯 2018-2020 年營收拆分年營收拆分 . 49 圖圖 63：思爾芯：思爾芯 2018-2020 年研發費用快速增長年研發費用快速增長 . 49 表表 1：半定制設計和全定制設計的區別：半定制設計

20、和全定制設計的區別 . 7 表表 2：2019 年全球年全球 EDA 市場情況市場情況 . 14 表表 3：三大巨頭產品對比三大巨頭產品對比 . 19 表表 4：半導體研究聯盟（半導體研究聯盟（SRC）成員）成員 . 23 表表 5：美國國防部在電子復興計劃（：美國國防部在電子復興計劃（ERI）第一批項目中對）第一批項目中對 EDA 公司的補貼情況公司的補貼情況 . 25 表表 6：2018 年美國國防部在電子復興計劃（年美國國防部在電子復興計劃（ERI）第一批項目中對）第一批項目中對 EDA 研究學校的補貼研究學校的補貼 . 26 表表 7：Synopsys 與國內外知名高校展開合作與國內外

21、知名高校展開合作 . 27 表表 8：國產國產 EDA 公司與三大巨頭支持最先進制程對比公司與三大巨頭支持最先進制程對比 . 33 表表 9：華為哈勃投資華為哈勃投資 EDA 公司情況公司情況 . 35 表表 10：2021 年年 EDA 行業相關行業相關支持政策支持政策 . 36 表表 11：2008 年后，國內年后，國內 EDA 企業數量快速增加企業數量快速增加 . 38 表表 12：華大九天華大九天 IPO 募集資金主要用途募集資金主要用途 . 40 表表 13：概倫電子概倫電子 IPO 募集資金主要用途募集資金主要用途 . 44 表表 14：廣立微：廣立微 IPO 募集資金主要用途募集

22、資金主要用途 . 47 表表 15：思爾芯思爾芯 IPO 募集資金募集資金主要用途主要用途 . 49 5 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 1. EDA 是“半導體皇冠上的明珠”是“半導體皇冠上的明珠” 1.1. EDA 是用于是用于 IC 設計生產的工業軟件設計生產的工業軟件 EDA 是用來輔助超大規模集成電路設計生產的工業軟件。是用來輔助超大規模集成電路設計生產的工業軟件。EDA 全稱是電子設計自動化（Electronic Design Automation） ，是指用于輔助完成超大規模集成電路芯片設計、

23、制造、封裝、測試整個流程的計算機軟件。隨著芯片設計的復雜程度不斷提升，基于先進工藝節點的集成電路規?？蛇_到數十億個半導體器件，不借助 EDA 已經無法完成芯片設計。EDA 與產業鏈結合愈加緊密，已經成為提高設計效率、加速技術進步的關鍵推手。 EDA 幾乎涉及集成電路的各個方面。幾乎涉及集成電路的各個方面。在設計生產流程方面，EDA 被應用在芯片系統的設計、制造、封裝、測試全流程，涉及給芯片設計公司使用的設計類軟件和給晶圓廠使用的晶圓制造軟件等。從電子系統層級上看，EDA 包括芯片、多芯片模塊和印制電路（PCB）板多個層級。 圖圖 1：EDA 涉及集成電路的各個方面涉及集成電路的各個方面 數據來

24、源：超大規模集成電路物理設計 ，CSDN，東吳證券研究所 EDA 杠桿效應、經濟效應杠桿效應、經濟效應顯著顯著。根據 ESD Alliance 和 WSTS 數據，2020 年全球EDA 市場規模僅為 115 億美元，卻撬動著 4404 億美元市場規模的半導體行業。一旦EDA 這一產業鏈基礎出現問題，整個集成電路產業都會受到重大影響，EDA 行業也是最容易被外國“卡脖子”的關鍵領域。此外，此外，EDA 對于節省芯片設計成本有著舉足輕重對于節省芯片設計成本有著舉足輕重的作用的作用。根據加州大學圣迭戈分校 Andrew Kahng 教授在 2013 年的推測，2011 年設計一款消費級應用處理器芯

25、片的成本約 4,000 萬美元，如果不考慮 1993 年至 2009 年的EDA 技術進步，相關設計成本可能高達 77 億美元，EDA 技術進步讓設計效率提升近200 倍。以新思科技（Synopsys）2021 年 8 月推出的 EDA 設計平臺 DSO.ai 為例，通過引入人工智能，芯片設計中不需要去完整模擬無數次可能的布局，可以讓芯片設計在研發成本上減半，研發時間甚至也可以從 24 個月減少到 2 周。 EDAEDA制造制造設計設計PCBPCB多芯片模塊多芯片模塊芯片芯片封裝封裝測試測試 6 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲

26、明部分 行業深度報告 圖圖 2：EDA 行業杠桿效應行業杠桿效應顯著顯著 數據來源：ESD Alliance，WSTS，東吳證券研究所 1.2. EDA 的分類的分類 針對不同種類芯片，針對不同種類芯片，EDA 有不同的工具。有不同的工具。集成電路芯片（Integrated Circuit Chip，簡稱 IC）從結構上可以分為數字 IC、模擬 IC 和數?；旌?IC。數字數字 IC 指用于傳遞、加工、處理數字信號（0 或 1 的非連續信號）的 IC。模擬模擬 IC 指處理連續性的光、聲音、速度、溫度等自然模擬信號的 IC。數?；旌蠑的；旌?IC 指同時包含模擬電路部分和數字電路部分的 IC。

27、數?；旌?IC 中通常模擬電路是核心，數字電路用來控制模擬電路實現特定的算法。在 IC 設計部分，EDA 軟件主要有模擬 IC 和數字 IC 的兩大類設計軟件。 從設計步驟上芯片設計分為前端設計和后端設計。從設計步驟上芯片設計分為前端設計和后端設計。 前端設計和后端設計并沒有統一嚴格的界限，根據具體公司和產品會略有不同。一般來講用設計的電路實現想法就是前端設計； 將設計的電路制造出來， 在工藝上實現想法就是后端設計。 這就好比修蓋房屋，建筑設計圖就屬于前端設計，設計出房子的外部造型和內部結構；建筑施工圖屬于后端設計，細化到建筑施工的步驟、方法和材料的用量、選擇。 從設計維度上芯片設計可以分為五

28、個層級。從設計維度上芯片設計可以分為五個層級。設計類 EDA 工具根據設計方法學的不同，按照設計層級自上而下，可進一步細分為行為級、系統級、RTL 級、門級、晶體管級 EDA 工具。各層級 EDA 工具的仿真和驗證精度依次提升、速度依次降低，其擬實現的目標和應用場景也有所不同。 例如高層級的系統和行為級仿真和驗證主要適用于產品設計早期的原型驗證，評估產品原型的性能和功能；最底層的晶體管級仿真和驗證則主要決定了最終產品的性能和良率。針對于大規模集成電路，設計方法往往從系統和行為級設計開始， 逐層設計、 仿真、 驗證和實現， 并輸出可以交付制造的晶體管級版圖信息。 115115億美元億美元4404

29、4404億美元億美元2020年全球EDA市場規模2020年全球半導體市場規模 7 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 圖圖 3：芯片設計層級芯片設計層級 數據來源：CSDN，東吳證券研究所 數字芯片和模擬芯片設計流程有很大不同。數字芯片和模擬芯片設計流程有很大不同。數字 IC 設計主要在抽象級別上完成，不需要關注門/晶體管級放置和路由的細節，對設計人員經驗要求相對較低。模擬 IC 設計通常涉及每個電路的個性化特點，甚至涉及每個晶體管的大小和細節，設計和驗證更為復雜，對設計人員經驗要求更高。 從設計自動化程度上芯

30、片設計又可以分為全定制、半定制設計，全定制主要用于模從設計自動化程度上芯片設計又可以分為全定制、半定制設計，全定制主要用于模擬芯片，半定制用于數字芯片。擬芯片，半定制用于數字芯片。全定制設計是指基于晶體管級，所有器件和互連版圖都用手工生成的方法。這種設計的很多工作要由人工完成，不便于直接利用現存電路的成果，設計周期較長，成本也高。全定制設計多用于模擬 IC 和數?；旌?IC。半定制設計是基于門陣列和標準單元的，按用戶所需功能，把成熟的、已優化的單元連接起來。半定制設計成本低、周期短、芯片利用率低，適合于小批量、速度快的生產，多用于數字IC。 正因為數字芯片在抽象級別上完成， 且對自動化程度要求

31、更高， 因此數字正因為數字芯片在抽象級別上完成， 且對自動化程度要求更高， 因此數字IC類類EDA工具工具的的技術技術門檻門檻更高。更高。 表表 1：半定制設計和全定制設計的區別：半定制設計和全定制設計的區別 半定制半定制 全定制全定制 底層單元基于 標準單元 晶體管級 自動化程度 RTL可自動映射到門級網表；自動化程度較高 所有器件和互連版圖都用手工生成， 需要設計經驗， 自動化程度較低 首先設計的部分 代碼級系統設計 滿足功能的電路 生產規模 小批量生產 大批量生產 生產難度 成本低、周期短 成本高、周期長 行為級行為級系統級系統級RTLRTL級級門級門級晶體管級晶體管級精精度度提提升升定

32、義電路的功能和外部特性，將點分為若干個抽象的功能模塊。電路要描述成相互連接的若干個典型邏輯部件和控制其數據傳輸的狀態機。使用硬件描述語言完成，數字電路都是由寄存器和寄存器之間的組合邏輯電路實現的，寄存器用來保存數據，組合電路用于傳輸數據。描述的電路元件基本是門或與此同級別的元件。描述的電路元件為最基礎的晶體管。 8 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 設計重點 更加依賴 EDA 軟件進行仿真驗證 相比而言，依賴設計經驗進行優化布局布線設計 適用芯片種類 數字 IC 模擬 IC 數據來源：CSDN，東吳證券研究所

33、 圖圖 4：數字芯片設計流程數字芯片設計流程 數據來源：CSDN，東吳證券研究所 9 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 圖圖 5：模擬芯片設計流程模擬芯片設計流程 數據來源：CSDN，Synopsys 官網，東吳證券研究所 數字芯片設計流程中涉及到的環節如下：數字芯片設計流程中涉及到的環節如下： 系統架構設計。系統架構設計。首先要明確芯片規格，包括芯片需要達到的具體功能和性能方面的要求，給出一個列表。然后，芯片架構師會根據芯片規格要求，給出設計解決方案和具體的實現架構，劃分功能模塊，將不同的功能模塊交給不同的

34、小組來完成。 HDL 編碼。編碼。使用硬件描述語言（VHDL、Verilog HDL 等）將模塊功能以代碼來描述實現，形成 RTL（寄存器傳輸級）代碼。 仿真驗證。仿真驗證。仿真驗證就是檢驗代碼編寫設計的正確性，檢驗標準就是預先設定好的芯片規格。如有不滿足的地方，需要修改直至滿足。 邏輯綜合。邏輯綜合。邏輯綜合就是把設計實現的 HDL 代碼翻譯成門級網表（Netlist） 。綜合會設定約束條件，如面積、時序等目標參數。綜合完成之后需要再次仿真驗證（稱為后仿真，之前的仿真稱為前仿真） 。 加入加入 DFT（Design for test） ，可測性設計。） ，可測性設計。加入 DFT 的目的就是

35、在設計的時候就考慮將來的測試。DFT 的常見方法就是在設計中插入掃描鏈，將非掃描單元（如寄存器）變為掃描單元。 靜態時序分析（靜態時序分析（Static Timing Analysis，STA） 。） 。STA 是驗證的一個步驟，檢查電路的建立時間和保持時間是否違例。 當一個寄存器出現兩個時序違例時， 將無法正常工作。 規格與架規格與架構設計構設計電路設計電路設計電路仿真電路仿真版圖設計版圖設計版圖仿真版圖仿真版圖驗證版圖驗證前端設計前端設計后后端設計端設計得到晶體得到晶體管級網表管級網表得到給晶圓廠得到給晶圓廠的物理版圖的物理版圖 10 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文

36、之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 形式驗證。形式驗證。形式驗證從功能上（STA 是時序上）對綜合后的網表進行驗證。典型的形式驗證方法是等價性檢查方法，以功能驗證后的 HDL 設計為參考，對比綜合后的網表功能， 檢查兩者功能是否等價， 確保邏輯綜合步驟未改變原先 HDL 描述的電路功能。 前端設計的流程結果是得到了芯片的門級網表 （用門級電器元件描述電路元件相互前端設計的流程結果是得到了芯片的門級網表 （用門級電器元件描述電路元件相互之間連接關系之間連接關系的文件） 。的文件） 。 后端設計：后端設計： 布局規劃（布局規劃（Floor plan） 。） 。布局規劃

37、就是放置芯片的宏單元模塊，在總體上確定各種功能電路的擺放位置。宏單元模塊有 IP 模塊、RAM、I/O 引腳等。 時鐘樹綜合（時鐘樹綜合（Clock Tree Synthesis，CTS） 。） 。時鐘樹綜合就是時鐘的布線。時鐘信號在數字芯片中具有指揮作用，相當于人的心臟。設計中需要布線使得從同一個時鐘源發出的時鐘信號盡可能同時到達各個寄存器。 布線（布線（Place & Route） 。） 。這里的布線就指的是普通電信號的布線。平時常說的制程加工工藝就是這里的金屬布線可以達到的最小寬度，從微觀上看就是 MOS 管的溝道長度。 寄生參數提取。寄生參數提取。由于導線本身存在電阻，相鄰導線之間的互

38、感、耦合電容會在芯片內部產生信號噪音、串擾和反射，這些干擾的值，稱之為寄生參數。需要提取寄生參數進行再次的分析驗證，分析信號是否完整。 版圖物理驗證。對完成布線的物理版圖進行功能和時序上的驗證。版圖物理驗證。對完成布線的物理版圖進行功能和時序上的驗證。主要的驗證項目有 LVS（Layout Vs Schematic） ，將版圖與邏輯綜合后的門級電路圖進行對比驗證；DRC（Design Rule Checking） ， 設計規則檢驗， 檢查連線間距， 連線寬度是否滿足工藝要求；ERC（Electrical Rule Checking） ，電子規則檢驗，檢查短路和開路等電氣問題。 后端設計的結果是

39、得出可以讓晶圓廠用來加工的物理版圖（后端設計的結果是得出可以讓晶圓廠用來加工的物理版圖（GDS II 格式） 。格式） 。 模擬芯片設計流程：模擬芯片設計流程： 定義設計規格：定義設計規格：定義電路的功能，設計的性能、功耗和面積（即成本）目標。 電路設計：電路設計：不同于數字電路設計是 RTL 級的設計， 模擬芯片是根據需求，設計晶體管級的模擬電路結構。 電路仿真（前仿真） 。電路仿真（前仿真） 。這一步采用模擬芯片設計專有的 SPICE 仿真工具對設計的電路進行仿真。 模擬電路前端設計的結果是得出晶體管級的網表 （用晶體管級電器元件描述電路元模擬電路前端設計的結果是得出晶體管級的網表 （用晶

40、體管級電器元件描述電路元件相互之間連接關系的文件） 。件相互之間連接關系的文件） 。 版圖設計。版圖設計。按照設計規則，繪制電路圖對應的版圖幾何圖形。版圖不僅反映了電路 11 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 圖的連接關系和各種元器件規格，也反映了芯片的制造過程和工藝。 版圖驗證。版圖驗證。版圖設計完之后，要進行一系列檢驗確定版圖是能夠準確反映設計功能并且無錯的。主要驗證版圖的工藝規則、電氣規則以及版圖電路圖一致性檢查等。 后仿真。后仿真。后仿真需要輸入包含原始信息和寄生信息的網表，是最接近真實電路的網表文件

41、。 后端設計的結果是得出可以讓晶圓廠用來加工的物理版后端設計的結果是得出可以讓晶圓廠用來加工的物理版圖（圖（GDS II 格式） 。格式） 。 按照集成電路產業鏈劃分，集成電路按照集成電路產業鏈劃分，集成電路 EDA 工具可以分為制造類工具可以分為制造類 EDA 工具、設計工具、設計類類 EDA 工具及封測類工具及封測類 EDA 工具。工具。器件建模及仿真類工具屬于制造類 EDA 工具，晶圓廠借助器件建模及仿真、良率分析等制造類 EDA 工具來協助其工藝平臺開發。設計類EDA 工具則是基于晶圓廠或代工廠提供的 PDK 或 IP 及標準單元庫為芯片設計廠商提供設計服務，芯片設計廠商采用設計類 E

42、DA 工具完成芯片的設計。封裝類 EDA 工具主要是提供封裝方案設計及仿真的功能， 從而幫助芯片設計企業完成一顆芯片全生命周期的設計服務。 圖圖 6：集成電路領域集成電路領域 EDA 工具工具 數據來源：概倫電子招股說明書，東吳證券研究所 1.3. EDA 的歷史：的歷史：從從 CAD 到到 EDA 第一階段：計算機輔助設計（第一階段：計算機輔助設計（CAD）時代。）時代。在集成電路應用的早期階段，集成電路集成度較低，設計、布線等工作由設計人員手工完成。20 世紀 70 年代中期開始，隨著芯片集成度的提高，設計人員開始嘗試將整個設計工程自動化，使用計算機輔助設計（CAD）進行晶體管級版圖設計、

43、PCB 布局布線、設計規則檢查、門級電路模擬和測試等流程。 第二階段：計算機輔助工程（第二階段：計算機輔助工程（CAED）時代。）時代。1980 年卡弗爾米德和琳康維發表的論文超大規模集成電路系統導論提出了通過編程語言來進行芯片設計，是電子設計自動化發展的重要標志。EDA 工具也在這個時期開始走向商業化，全球 EDA 技術領導廠商新思科技 （Synopsys） 、 楷登電子 （Cadence） 、 西門子 EDA （2017 年收購的 Mentor 12 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 Graphics）分

44、別于 1986 年、1988 年和 1981 年在美國成立。 第三階段：電子設計自動化（第三階段：電子設計自動化（EDA）時代。）時代。20 世紀 90 年代以后芯片集成度的不斷提高和可編程邏輯器件的廣泛應用給 EDA 技術提出了更高的要求， 也促進了 EDA 設計工具的普及和發展，出現了以高級語言描述、系統級仿真和綜合技術為特征的 EDA 技術。 第四階段：現代第四階段：現代 EDA 時代。時代。21 世紀以來，EDA 工具快速發展，并已貫穿集成電路設計、制造、封測的全部環節。對于上億乃至上百億個晶體管規模的芯片設計，EDA 工具保證了各階段、各層次設計過程的準確性，降低了設計成本、縮短了設

45、計周期、提高了設計效率，是集成電路產業產能、性能進步的源頭，EDA 工具的發展加速了集成電路產業的技術革新。同時伴隨著智能手機、4G/5G、物聯網等技術的發展，射頻 EDA 軟件迎來了發展的黃金階段。 圖圖 7：EDA 發展的四個階段發展的四個階段 數據來源：前瞻產業研究院，東吳證券研究所 1.4. EDA 的未來：與先進技術結合的未來：與先進技術結合 后摩爾時代技術演進驅動后摩爾時代技術演進驅動 EDA 技術應用延伸拓展技術應用延伸拓展。后摩爾時代的集成電路技術演進方向主要包括延續摩爾定律、擴展摩爾定律以及超越摩爾定律三類，主要發展目標涵蓋了建立在摩爾定律基礎上的生產工藝特征尺寸的進一步微縮

46、、 以增加系統集成的多重功能為目標的芯片功能多樣化發展，以及通過三維封裝、系統級封裝等方式實現器件功能的融合和產品的多樣化。其中，面向延續摩爾定律方向，單芯片的集成規模呈現爆發性增長，為 EDA 工具的設計效率提出了更高的要求。面向擴展摩爾定律方向，伴隨邏輯、模擬、存儲等功能被疊加到同一芯片，EDA 工具需具備對復雜功能設計的更強支撐能力。面向超越摩爾定律方向，新工藝、新材料、新器件等的應用要求 EDA 工具的發展在仿真、驗證等關鍵環節實現方法學的創新。 13 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 圖圖 8：后摩

47、爾時代集成電路技術演進路程后摩爾時代集成電路技術演進路程 數據來源：賽迪智庫，華大九天招股說明書，東吳證券研究所 后摩爾時代系統設計是后摩爾時代系統設計是 EDA 技術變化方向技術變化方向。在原有摩爾定律定義下，芯片性能提升主要來自工藝和架構，但工藝制程提升接近極限，摩爾定律顯著放緩。在此背景下，汽車、人工智能等領域的大型公司都開始定制自己的片上新系統，將其認定為自己差異化競爭的關鍵因素。因此，對于 EDA 廠商來說，把定位從芯片設計轉換到基于軟硬件協同的系統級設計是未來重要發展方向。 AI 和云技術促使和云技術促使 EDA 更加智能化和自動化。更加智能化和自動化。AI 智能化的目標是從現有的

48、 EDA 使用過程中大幅減少芯片架構探索、 設計、 布局布線等重復性、 低創造性工作的人力占比，利用 AI 算法進行自動架構探索、設計生成和物理設計。隨著芯片設計復雜度的提升，數據量和計算量直線上升， 云技術的使用使得 EDA 軟件能夠具有彈性計算、 安全儲存、快速更新等功能，從而滿足大數據量和計算量下的更高使用要求。 平臺化和服務化。平臺化和服務化?，F有 EDA 是“工具和 IP 集合包” ，未來有望發展為 EDA 平臺，EDA 平臺化將更加方便設計、制造、測試、封裝上下游產業鏈相互溝通，共享資源。同時 EDA 平臺有望鏈接不同的設計、制造等廠商的橫向鏈接，促進生態建設。雖然智能化不斷提升，

49、但仍需要人工支持提供服務，服務平臺的構建可以提供專業的咨詢和設計服務以及相關定制服務，從而滿足個性化的需求。 2. 全球全球 EDA 市場市場寡頭壟斷寡頭壟斷，國產國產 EDA 市場市場快速增長快速增長 2.1. 全球全球 EDA 市場平穩發展，三大巨頭市場平穩發展，三大巨頭壟斷壟斷 2020 年全球年全球 EDA 市場規模市場規模為為 115 億美元， 已經進入平穩發展期。億美元， 已經進入平穩發展期。 根據 ESD Alliance數據，2020 年全球 EDA 市場規模為 115 億美元，2010-2020 年 10 年復合增速為 8%。根據 Verified Market Resear

50、ch 數據， 2028 年全球 EDA 市場規模有望達到 215.6 億美元，2020-2028 年 8 年復合增速為 8.21%?？傮w來看，全球 EDA 市場增速已經較為平穩。 14 / 51 東吳證券研究所東吳證券研究所 請務必閱讀正文之后的免責聲明部分請務必閱讀正文之后的免責聲明部分 行業深度報告 圖圖 9：全球：全球 EDA 市場規模市場規模 2020 年年為為 115 億美元億美元 數據來源：數據來源：ESD Alliance，Verified Market Research，東吳證券研究所東吳證券研究所 數字數字 IC 為為 EDA 市場主要構成部分。市場主要構成部分。 從下游芯片