《10-d3s2-3-計算機組成與設計課程的變革_RVfpga課程實踐.pdf》由會員分享,可在線閱讀,更多相關《10-d3s2-3-計算機組成與設計課程的變革_RVfpga課程實踐.pdf(11頁珍藏版)》請在三個皮匠報告上搜索。
1、浙 大 數 芯R V S C 2 0 2 3“計算機組成與設計”課程的變革RVfpga課程實踐1浙江大學 劉鵬 席宇浩 王維東Imagination Tech.Robert Owen2023/08/25浙 大 數 芯R V S C 2 0 2 3計算架構的教育需求2計算架構的多元化發展理解現代計算架構如何工作理解未來計算架構的發展趨勢計算架構對系統軟件和應用的影響未來技術對計算架構的影響浙 大 數 芯R V S C 2 0 2 3“計算機組成與設計”課程介紹3指令集、匯編和C語言并行處理性能評測銘差4銘澈輥詞睹廁儲蹭刁久搗婚刁久搗婚落捆患倍睹廁搗館憋陪儲蹭壘晃赤量儲蹭刁久搗婚ALUIMRegD
2、MReg0 乃鳴鷗壘晃秘郎落捆患禾詭悲富抗濱抿濱編譯工具鏈指令集仿真器指令/數據/線程級并行SPEC2006CoreMark國產處理器流水線存儲與Cache虛擬內存總線與IO指令系統浙 大 數 芯R V S C 2 0 2 3學院課程改革4國產處理器介紹了鯤鵬、申威系列處理器架構和國產超級計算機課程改革201120192020202120222023使用MIPS教學RISC-V指令集使用RISC-V指令集替換了MIPS指令集調研優化調研了國內外十所高校的相關課程,優化了理論授課內容和考核方式設計新實驗增加了使用RISC-V編譯工具鏈、指令集仿真器等軟件工具的大作業RVfpga實驗引入了RVfp
3、ga慕課中的部分硬件實驗浙 大 數 芯R V S C 2 0 2 3RVfpga目標與內容5 RISC-V FPGA(RVfpga)是一個包含實驗說明、硬件設計和軟件工具的教學項目,旨在提供全面的、免費的、完整的RISC-V課程易于上手的實踐內容以學習RISC-V處理器及其生態系統針對低成本FPGA的RISC-V片上系統 實踐內容包含將商用RISC-V內核及SoC在FPGA上例化、編程為內核和系統增加更多功能分析和修改RISC-V內核和存儲結構 由Imagination Technologies與其合作伙伴開發,基于西部數據的Veer EH1內核浙 大 數 芯R V S C 2 0 2 3Da
4、vid Patterson課程寄語6浙 大 數 芯R V S C 2 0 2 3RVfpga實驗內容7序號實驗標題1創建Vivado項目2C語言編程3RISC-V匯編語言4函數調用5圖像處理6I/O簡介77段顯示屏8定時器9中斷驅動I/O10串行總線序號實驗標題11Veer EH1配置和性能監視12算術/邏輯指令:add指令13訪存指令:lw和sw指令14結構冒險15數據冒險16控制冒險:分支指令與分支預測器17超標量執行18添加新功能(指令和硬件計數器)19存儲器層級:指令高速緩存20ICCM、DCCM和基準測試第一部分第二部分浙 大 數 芯R V S C 2 0 2 3RVfpga系統8V
5、eeR EH1CoreVeeR EH1Core ComplexICCM,DCCM,I$,PIC,Bus Interface,Debug UnitBoot ROM,UART,System Controller,Interconnect,SPI Controller+GPIO,PTC,additional SPI and 7-Segment DisplaysVeeRolfX SoCRVfpgaNexysDDR2,CDC,BSCAN,Clock GeneratorTarget:Nexys A7 BoardRVfpgaSimDDR2,CDC,BSCAN,Clock GeneratorTarget:Si
6、mulationThe RVfpga System浙 大 數 芯R V S C 2 0 2 3Veer內核實踐 異構SOC芯片9TechnologyGF 22FDXDie Size4.4 mm2*由GlobalFoundries大學計劃支持流片Veer EH2內核|安全協處理器|口令恢復加速器浙 大 數 芯R V S C 2 0 2 3后續活動10 中文慕課與Workshop針對學生:浙江大學與Imagination合作開發的中文MOOC RVfpga課程針對老師:十月中下旬在杭州舉辦一天的Workshop展示具體實驗內容與實驗材料浙 大 數 芯R V S C 2 0 2 3“計算機組成與設計”課程的變革RVfpga課程實踐11浙江大學 劉鵬 席宇浩 王維東Imagination Tech.Robert Owen2023/08/25