電子行業EDA深度報告：半導體賦能基石國產突圍勢在必行-220501（47頁）.pdf

1、本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 1 EDA 深度報告 半導體賦能基石，國產突圍勢在必行 2022 年 05 月 01 日 Table_Summary EDA 用于 IC 自動化輔助設計，是集成電路的賦能基石。EDA（電子設計自動化 Electronic design automation）是指利用計算機輔助來完成超大規模集成電路芯片的功能設計、綜合、驗證、物理設計（包括布局、布線、版圖、設計規則檢查等）等流程的軟件工具。EDA 是集成電路產業鏈最上游、最高端的產業，驅動著芯片設計、制造和終端應用的發展。利用 EDA 工具，設計人員可以從概念、算法、協議

2、等開始設計電子系統， 完成電子產品從電路設計、 性能分析到設計出 IC 版圖或 PCB 版圖的整個過程，優化芯片制造工藝，驅動芯片產業鏈下游環節發展。 全球 EDA 行業呈現寡頭壟斷趨勢。隨著半導體行業的迅速發展，全球芯片設計、制造中對 EDA 工具需求加大，EDA 市場規模逐年遞增。根據 SEMI 的數據，2020 年全球 EDA 市場規模為 114.67 億美元。 同比增速為 11.63%， 2015-2020 年復合增速為 7.74%。經過 30 余年的發展整合，全球 EDA 行業呈現較為明顯的寡頭壟斷特征，根據賽迪智庫數據，2020 年行業前三大巨頭新思科技（Synopsys） 、鏗騰

3、電子（Cadence）與西門子 EDA 占據全球約 77.7%的市場份額。我國自主 EDA軟件雖然發展較早，但由于受到西方禁運等因素影響，國產 EDA 發展歷程曲折而緩慢，廠商市場占比仍然較小。 國產 EDA 工具市占率較低，點工具成為未來突破口。1994 年之前，巴黎統籌委員會對我國實行禁運，禁止向中國銷售先進電子 CAD 軟件，國外 EDA 工具無法進入中國，在此背景下，中國開始自主研發 EDA 工具，1988 年開始研發 EDA 熊貓系統，1991 年開發出原型，1993 年正式問世。1994 年“巴統”解散，國外 EDA公司迅速進入中國市場，此時國內企業紛紛購買國外 EDA 企業的技術

4、與工具，國產EDA 面臨新的困境。2008 年，國家“核高基”重大科技專項正式進入實施階段，EDA 領域得到國家支持，誕生出了華大九天、概倫電子等企業。目前，國產 EDA 軟件在產品工藝、技術分析等細分領域具有優勢，相關功能已與國際成熟產品接近，個別點工具功能強大， 已經擁有多項 EDA 軟件技術、 工具和特定領域的全流程設計。 國產 EDA 公司突圍勢在必行。國產 EDA 公司開展差異化競爭，全面突圍勢在必行。我國市場上主要 EDA 軟件供應商包括概倫電子、華大九天、廣立微、芯愿景等。這些企業雖然在全流程產品上和海外巨頭有差距，但在不同領域各有所長，開展差異化競爭： （1）概倫電子在器件建模

5、和電路仿真兩大集成電路制造和設計的關鍵環節具備國際競爭力。 （2）華大九天是國內的 EDA 龍頭企業，提供數?；旌?全定制 IC 設計、平板（FPD）全流程設計及高端 SoC 數字后端優化方向的 EDA 解決方案。 （3）廣立微電子擁有全流程平臺，用于高效測試芯片自動設計、高速電學測試和智能數據分析。 （4）芯愿景六大 EDA 軟件產品已經覆蓋 IC 分析服務和設計服務全流程，相關產品具備與其他 EDA 軟件的高兼容性和互操作性。 投資建議：大陸半導體產業發展勢必將推動大陸 EDA 產業發展，建議關注概倫電子、華大九天、廣立微、芯愿景等優質 EDA 公司。 風險提示：技術創新風險；市場競爭加劇

6、風險；高端人才流失風險。 重點公司盈利預測、估值與評級 代碼 簡稱 股價（元） EPS（元） PE（倍） 評級 2021A 2022E 2023E 2021A 2022E 2023E 688206.SH 概倫電子 20.49 0.07 0.13 0.18 311 163 115 推薦 資料來源：Wind，民生證券研究院預測； （注：股價為 2022 年 4 月 29 日收盤價） 推薦 維持評級 分析師： 方競 執業證號： S0100521120004 郵箱： 相關研究 1.電子行業周報 20220417： 不畏浮云， 堅守成長 2.半導體設備招標跟蹤（2022 年 3 月） ：擴產有序推進，新

7、增招標動力充沛 3.電子行業周報 20220411：透視疫情影響，上海半導體企業應對措施分析 4.汽車電子月跟蹤：市場回調不改景氣賽道，堅守汽車電子科技股長期價值 5.行業事件點評：ST 再發漲價函，功率、模擬、MCU 景氣度持續 EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 2 目 錄 1 EDA 用于 IC 自動化輔助設計，是集成電路賦能基石 . 3 1.1 EDA 是集成電路行業的基石 . 3 1.2 EDA 應用于集成電路各個環節 . 5 1.3 摩爾定律推動 EDA 不斷發展 . 8 2 全球 EDA 行業呈現寡頭壟斷趨勢 .

8、11 2.1 全球 EDA 行業市場規模穩步成長 . 11 2.2 EDA 三巨頭：Synopsys、Cadence、Siemens EDA . 12 2.3 國際巨頭重視并購擴張、研發投入、人才引進 . 17 3 國產 EDA 工具市占率較低，點工具成為未來突破口 . 20 3.1 我國 EDA 工具發展曲折而緩慢 . 20 3.2 EDA 是卡硬件脖子的技術 . 20 3.3 國產 EDA 工具加速突圍 . 22 4 投資建議 . 25 4.1 行業投資建議：自主可控勢在必行，國產 EDA 公司加速突圍 . 25 4.2 重點公司：概倫電子、華大九天、廣立微、芯愿景 . 26 5 風險提示

9、 . 43 插圖目錄 . 44 表格目錄 . 45 TVmVgXhUyQyRmO8OdN6MpNnNmOnPeRqQtOfQoOtObRqRmNwMpOqRvPpOxPEDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 3 1 EDA 用于 IC 自動化輔助設計，是集成電路賦能基石 1.1 EDA 是集成電路行業的基石 EDA 處于集成電路產業上游，為 IC 設計、制造等提供自動化輔助設計服務。EDA（電子設計自動化 Electronic design automation）是指利用計算機輔助來完成超大規模集成電路芯片的功能設計、綜合、驗證、物

10、理設計（包括布局、布線、版圖、設計規則檢查等）等流程的軟件工具。EDA 是集成電路產業鏈最上游、最高端的產業，驅動著芯片設計、制造和終端應用的發展。利用 EDA 工具，設計師可以從概念、算法、協議等開始設計電子系統，完成電子產品從電路設計、性能分析到設計出 IC 版圖或 PCB 版圖的整個過程，優化芯片制造工藝，驅動芯片產業鏈下游環節發展。 圖 1：EDA 位于集成電路產業鏈上游支撐位 資料來源：華大九天招股說明書，民生證券研究院 EDA 杠桿效應較大， 是集成電路產業乃至全球數字經濟的基石。 從市場規模來看， 根據 SEMI的數據，2020 年全球 EDA 行業市場規模為 114.67 億美

11、元，支撐著年產值幾百億美元的 IC 設備行業、年產值幾千億美元的 IC 制造行業、年產值幾萬億美元的電子產業、以及年產值幾十萬億美元的數字經濟。EDA 是這條倒金字塔型產業鏈的基石，是集成電路、電子信息、乃至全球數字經濟的賦能者。 EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 4 圖 2：半導體產業鏈倒金字塔結構 資料來源：IC World，民生證券研究院 EDA 可以降低芯片設計風險、減少試錯成本。由于芯片產品一經制造就無法更改，其設計的復雜度和高昂的制造和研發費用決定了需要通過 EDA 進行虛擬的設計、模擬和仿真，EDA 工具在此過程

12、中可用于：1）降低設計風險。芯片設計本身具有風險，需要大量驗證流程和工作，EDA 能夠將復雜物理問題用量化模型高度精確表述，在虛擬軟件中模擬電路過程，再現芯片開發過程中的各種效應，從而發現潛在設計缺陷和風險；2）減少試錯成本。EDA 能夠確保在邏輯功能正確的前提下， 模擬和分析得出特定半導體工藝在各種條件下性能、 功耗、 成本等的最優解，解決多目標約束問題，減少試錯成本；3）驗證模型一致性，確保多個設計環節中芯片保持邏輯功能一致。 EDA 工具技術的進步和應用一直以來是推動芯片設計成本保持在合理范圍的重要方式，根據加州大學圣迭戈分校 Andrew Kahng 教授在 2013 年的推測，201

13、1 年設計一款消費級應用處理器芯片的成本約 4000 萬美元，如果不考慮 1993 年至 2009 年的 EDA 技術進步，相關設計成本可能高達 77 億美元，EDA 技術進步讓設計效率提升近 200 倍。 圖 3：EDA 技術進步與芯片設計成本關系 資料來源：賽迪研究院，民生證券研究院 EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 5 1.2 EDA 應用于集成電路各個環節 EDA 工具可分類為：IC 設計軟件、電子電路設計與仿真工具、PCB 設計軟件、PLD 設計工具等。1）IC 設計軟件涵蓋了設計輸入、邏輯綜合、布局布線、物理驗證、

14、模擬電路仿真器等子工具，Synopsys、Cadence、Mentor Graphics 為全球主要的 IC 軟件供應商；2）電子電路設計與仿真工具主要是幫助設計人員通過模擬電路設計進行分析和改進優化，現有主流工具包括SPICE、 EWB 等； 3） PCB 設計軟件用于畫板級電路圖、 布局布線和仿真， 主流軟件包括 Protel、Cadence PSD 等； 4） PLD 設計工具是一種由用戶根據需要自行構造邏輯功能的數字集成電路，主要廠商有 ALTERA 和 Xilinx。 表 1：EDA 工具分類 分類 功能 主要軟件 主要廠商 IC 設計軟件 設計輸入、 邏輯綜合、 布局布線、物理驗證

15、、模擬電路仿真器 Composer 、 Viewdraw 、 VHDL 、Verilog HDL Synopsys 、 Cadence 、 Mentor Graphics 電子電路設計與仿真工具 幫助設計人員通過模擬電路設計進行分析和改進優化 SPICE、EWB、Matlab InteracTIve ImageTechnologic Ltd PCB 設計軟件 畫板級電路圖、 布局布線和仿真 Protel、OrCAD、Cadence PSD、Viewlogic Protel Technology、Cadence PLD 設計工具 由用戶根據需要自行構造邏輯功能 MAX+PLUS II、Verte

16、xispLSI2000/5000/8000 ALTERA、Xilinx、Lattice 資料來源：Elecfans，民生證券研究院 根據所設計的集成電路類型不同， EDA 主要分為數字電路設計的 EDA 工具和模擬電路設計的 EDA 工具。另外，平板顯示電路的設計環節也需要相應的平板顯示電路設計 EDA 工具支撐。集成電路制造環節不僅需要工藝中涉及工藝開發、良率優化的 EDA 工具，也需要模擬設計和數字設計相關的 EDA 工具輔助，EDA 架起了設計和制造溝通的橋梁。 圖 4：集成電路設計和制造流程、關鍵環節及相應 EDA 支撐關系 資料來源：概倫電子招股說明書，民生證券研究院 （1）數字電路

17、設計 傳統的數字芯片設計方法是自底向上的，即首先確定構成系統的最底層的電路模塊或元件EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 6 的結構和功能，然后根據主系統的功能要求，將它們組合成更大的功能塊，使它們的結構和功能滿足高層系統的要求。從繪制硅片版圖開始，由版圖級、門級、RTL 級、行為級、功能級，直至系統級的設計，自底向上的設計方法導致任何一級出現錯誤都必須從頭開始。 EDA 的出現和快速發展使得自頂向下的設計方法成為可能。自頂向下的設計方法即先定義系統最高邏輯層次的功能模塊，而后根據頂層模塊的需求來定義子模塊，然后逐層繼續分解，最終

18、達到底層物理設計。設計過程包括從自然語言說明到 VHDL 的系統行為描述，從模塊分解、RTL 模型建立、門級電路生成到物理布線實現底層電路，抽象級別由高到低。 圖 5：數字芯片設計全流程 資料來源：EDA 技術實用教程，民生證券研究院 表 2：數字電路設計基本步驟 基本步驟 具體方法 系統定義 系統定義是進行集成電路設計的最初規劃， 在此階段設計人員需要考慮系統的宏觀功能。 設計人員可能會使用一些高抽象級建模語言和工具來完成硬件的描述，例如 C 語言、C+、SystemC、SystemVerilog 等事務級建模語言，以及 Simulink 和 MATLAB 等工具對信號進行建模。系統定義階段

19、，設計人員還對芯片預期的工藝、功耗、時脈頻率、工作溫度等性能指標進行規劃。 寄存器傳輸級設計 目前的集成電路設計常常在寄存器傳輸級上進行，利用硬件描述語言來描述數字集成電路的信號儲存以及信號在寄存器、存儲器、組合邏輯設備和總線等邏輯單元之間傳輸的情況。在設計寄存器傳輸級代碼時，設計人員會將系統定義轉換為寄存器傳輸級的描述。設計人員在這一抽象層次最常使用的兩種硬件描述語言是 Verilog、VHDL，二者分別于 1995 年和 1987 年由電氣電子工程師學會（IEEE）標準化。正由于有著硬件描述語言， 設計人員可以把更多的精力放在功能的實現上， 這比以往直接設計邏輯門級連線的方法學具有更高的效

20、率。 設計驗證 設計人員完成寄存器傳輸級設計之后，會利用測試平臺、斷言等方式來進行功能驗證，檢驗項目設計是否與之前的功能定義相符，如果有誤，則需要檢測之前設計文件中存在的漏洞?，F代超大規模集成電路的整個設計過程中，驗證所需的時間和精力越來越多，甚至都超過了寄存器傳輸級設計本身，人們專門針對驗證開發了新的工具和語言。 邏輯綜合 工程師設計的硬件描述語言代碼一般是寄存器傳輸級的， 在進行物理設計之前， 需要使用邏輯綜合工具將寄存器傳輸級代碼轉換到針對特定工藝的邏輯門級網表， 并完成邏輯化簡。 和人工進行邏輯優化需要借助卡諾圖等類似，電子設計自動化工具來完成邏輯綜合也需要特定的算法（如奎因麥克拉斯基

21、算法等）來化簡設EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 7 計人員定義的邏輯函數。 邏輯綜合工具會產生一個優化后的門級網表， 但是這個網表仍然是基于硬件描述語言的，這個網表在半導體芯片中的走線將在物理設計中來完成。 等效性檢查 為了比較門級網表和寄存器傳輸級的等效性， 可以通過生成諸如不二可滿足性、 二元決策圖等途徑來完成形式等效性檢查（形式驗證） 。 時序分析 現代集成電路的時鐘頻率已經到達了兆赫茲級別，而大量模塊內、模塊之間的時序關系極其復雜，13:7-8因此，除了需要驗證電路的邏輯功能，還需要進行時序分析，即對信號在傳輸路徑上

22、的延遲進行檢查，判斷其是否符合時序收斂要求。 物理設計 邏輯綜合完成之后，通過引入器件制造公司提供的工藝信息，前面完成的設計將進入布圖規劃、布局、布線階段，工程人員需要根據延遲、功耗、面積等方面的約束信息，合理設置物理設計工具的參數，不斷調試，以獲取最佳的配置，從而決定組件在晶圓上的物理位置。 資料來源：Wikipedia，民生證券研究院 （2）模擬電路設計 模擬芯片主要包括電源管理芯片和信號鏈芯片， 模擬芯片設計流程主要包括行結構設計、 版圖設計、功能和物理驗證，這一流程包括原理圖編輯、電路仿真、版圖編輯、物理驗證、寄生參數提取、可靠性分析等環節。在模擬電路設計的各個環節均需要用到 EDA

23、工具，包括原理圖編輯工具、 版圖編輯工具、 電路仿真工具、 物理驗證工具、 寄生參數提取工具和可靠性分析工具等。 圖 6：模擬芯片設計流程 資料來源：華大九天招股說明書，民生證券研究院 （3）平板顯示電路設計 平板顯示設計 EDA 面向面板廠商，FPD 設計流程包括電路原理圖設計、布圖設計、電路仿真、電路布圖寄生參數提取、電路設計驗證等，類似于模擬集成電路的設計流程，但也有其獨特的設計流程和設計方法。與集成電路設計類似，EDA 也是平板顯示電路設計的基石。 EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 8 圖 7：平板顯示電路設計流程 資

24、料來源：與非網，民生證券研究院 （4）晶圓制造 EDA 不僅應用于芯片設計環節，也廣泛應用于晶圓制造，是連接集成電路設計和制造兩個環節的橋梁和紐帶。在工藝平臺開發階段，晶圓廠完成半導體器件和制造工藝的設計后，需要借助 EDA 工具建立器件模型、生成 PDK 以及 IP 和標準單元庫，此外晶圓制造過程中光刻計算、良率提升也需要借助 EDA 大數據軟件工具。晶圓制造 EDA 工具包括器件模型提取工具、工藝和器件仿真（TCAD） 、PDK 開發與驗證、計算光刻、掩膜版校準、掩膜版合成和良率分析等工具。 表 3：晶圓制造主要 EDA 工具 晶圓制造 EDA 工具 具體描述 器件模型提取工具 器件模型是

25、工藝器件功能與性能的數學表征， 它利用數學方程、 等效電路及工藝數據擬合等方法對器件電流電壓關系等進行精確描述，是電路仿真的重要基礎。 存儲器編譯器開發工具 存儲器編譯器是晶圓制造廠為客戶提供的重要基礎 IP 之一，用來生成不同容量的存儲器及相關數據文件。 單元庫特征化提取工具 通過電路仿真的方式提取標準單元的時序、 功耗等特征值， 建立標準單元邏輯信息模型文件的過程稱之為標準單元庫的特征化提取。 單元庫/IP 質量驗證工具 對單元庫和 IP 進行較全面的質量檢查和性能分析，保證單元庫和 IP 的正確性、一致性以及和設計需求之間的適配性，確保集成之后的功能和性能指標符合設計預期。 資料來源：華

26、大九天官網，民生證券研究院 1.3 摩爾定律推動 EDA 不斷發展 在 EDA 出現以前，由于當時的集成電路復雜度遠不及現在，設計人員必須手工完成集成電路的設計、布線等工作。隨著半導體行業的發展，集成電路的復雜程度呈幾何式上升。一方面，根據摩爾定律，集成電路上可容納的晶體管數目約每隔 18-24 個月便會增加一倍，設計人員必須使用 EDA 工具設計幾十萬到數十億晶體管的復雜集成電路，以減少設計偏差、提高流片成功率及節省EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 9 流片費用。 另一方面， 集成電路工藝制程不斷微縮， 晶圓制造、 封測 E

27、DA 工具亦在不斷向新材料、新工藝方向演進。 圖 8：摩爾定律表示集成電路晶體管數量增長趨勢 資料來源：Wikipedia，民生證券研究院 圖 9：臺積電芯片工藝演進圖 資料來源：EET-China，民生證券研究院 EDA 技術經歷了智能化程度不斷提高的三個發展階段： 1）早期 CAD 階段。設計人員早期依靠手工完成電路圖的輸入、布局和布線。20 世紀 70 年代起，中小規模集成電路開始出現，由于傳統的手工制圖方式效率低、花費大、周期長，設計人員開始借助于計算機完成電路圖、PCB 的設計，將設計過程中高重復性的繁雜勞動，如布圖布線工作用 CAD（Computer Assist Design）工

28、具代替，主要功能是交互圖形編輯，設計規則檢查，解決晶體管級版圖設計、PCB 布局布線、門級電路模擬測試等。 EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 10 2） EDA 發展階段。 20 世紀 80 年代是 EDA 技術的發展和完善階段， 即進入到 CAE （Computer Assist Engineering Design）階段。由于集成電路規模的逐步擴大和電子系統的日趨復雜，人們進一步開發設計軟件，將各個 CAD 工具集成為系統，從而加強了電路功能設計和結構設計，該時期的 EDA 技術已經延伸到半導體芯片的設汁，生產出可編程的半

29、導體芯片。 3）EDA 成熟階段。20 世紀 90 年代以后半導體技術持續飛速發展，單個芯片上可集成的晶體管數量達到上億個，這給 EDA 技術提出了更高的要求，出現了以高級語言描述、系統級仿真和綜合技術為特征的 EDA 技術。 同時也促進了 EDA 技術的大發展， 各公司相繼開發出大規模的 EDA軟件系統。 圖 10：EDA 發展歷程 資料來源：半導體行業觀察，民生證券研究院 EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 11 2 全球 EDA 行業呈現寡頭壟斷趨勢 2.1 全球 EDA 行業市場規模穩步成長 全球 EDA 市場規模穩步增

30、長。近年來，隨著半導體集成電路技術的迅速發展，全球芯片設計、制造中對 EDA 工具需求加大，EDA 市場規模逐年遞增。根據 SEMI 的數據，2020 年全球EDA 市場規模為 114.67 億美元。同比增速為 11.62%，2012-2020 年復合增速為 7.28%。雖然相對于千億美元以上規模的集成電路產業，EDA 市場規模相對較小，但 EDA 是整個集成電路產業的根基。 圖 11：全球 EDA 行業市場規模 資料來源：概倫電子招股說明書，民生證券研究院 CR3 占據全球 EDA 市場 77.7%份額，行業壟斷特征明顯。經過 30 余年的發展整合，全球EDA 行業呈現較為明顯的寡頭壟斷特征

31、，根據賽迪智庫數據，2020 年行業前三大巨頭新思科技（Synopsys） 、鏗騰電子（Cadence）與西門子 EDA（原 Mentor Graphics）占據全球約 77.7%的市場份額。我國自主 EDA 軟件雖然發展較早，但由于受到西方禁運、特定時期沒有受到足夠的支持等因素，發展歷程曲折而緩慢，國產 EDA 廠商市場占比仍然較小。 圖 12：全球 EDA 市場競爭格局 資料來源：ESD Alliance，民生證券研究院 0%5%10%15%020406080100120140201220132014201520162017201820192020全球EDA行業市場規模(億美元，左軸）yo

32、y(右軸)0%20%40%60%80%100%201820192020SynopsysCadenceSiemens EDAAnsysKeysight Eesof其他EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 12 技術壁壘、研發周期和資金壁壘是形成高壟斷的主因。1）技術壁壘：根據摩爾定律，半導體行業更新迭代迅速，EDA 工具也需要不斷更新升級以跟上產業發展。且 EDA 軟件和工藝綁定，工藝每更新一次 EDA 就要同步更新，因此要求進入者需擁有先進的技術設備、大批具有專業知識的研發人員、并積累豐富的研發經驗。新進入者面臨高昂的進入成本和技

33、術壁壘。2）客戶認證要求高、周期長：芯片設計和制造企業傾向于平臺化的 EDA 采購， 行業巨頭 Synopsys 和 Cadence通過多年的戰略并購從技術層面覆蓋了全平臺，囊括前端設計、前端仿真/驗證、后端設計、后端仿真/驗證、流片等，實現全流程覆蓋。因此目前絕大多數芯片公司采購的都是基于 Synopsys 和Cadence 的 PDK 工具包。3）資金壁壘：EDA 軟件的持續開發迭代需要大量的資金投入，吸引大量的人才。 此外， 業內企業在發展壯大的過程中， 往往采取兼并收購的方式， 具有很高的資金壁壘。 圖 13：全球 EDA 市場特征 資料來源：華大九天招股說明書，民生證券研究院 2.2

34、 EDA 三巨頭：Synopsys、Cadence、Siemens EDA Synopsys (新思科技)：成立于 1986 年 12 月，總部位于美國加利福尼州山景城。該公司是全球領先的 EDA 解決方案提供商及芯片接口 IP 供應商， 也是信息安全和軟件質量的領導企業， 為全球電子市場提供技術先進的 IC 設計與驗證平臺，致力于復雜的片上系統（SoC）的開發。Synopsys 完整、集成化的產品組合覆蓋了系統級設計、IP、設計實現、驗證、制造、光學設計、軟件開發測試和現場可編程門陣列（FPG+B3A）等解決方案，可幫助設計人員解決所面臨的各種關鍵挑戰，如功耗和良率管理、系統到芯片驗證和實現

35、時間等。這些技術領先的解決方案可幫助Synopsys 的客戶建立競爭優勢，既可以使最好的產品快速地上市，同時降低開發成本和縮短開發時間。 Cadence（鏗騰電子） ：總部位于美國加州圣何塞。Cadence 是發展電子設計自動化、軟件、硬件和硅智產的公司。 客戶可使用其產品和服務用于設計和開發復雜的集成電路和電子系統。 公司EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 13 依托其產品和技術為平臺設定了四個項目：功能驗證、數字集成電路的設計和實現、定制集成電路的設計和驗證、系統互聯設計。公司的解決方案旨在幫助客戶縮短將 IC 或電子設備打

36、入市場的時間，并減少他們的設計、開發和制造成本。公司供應的產品包括 EDA 軟件，仿真硬件以及驗證 IP和設計 IP 兩大類知識產權。 Mentor Graphics（現 Siemens EDA） ：成立于 1981 年 4 月，總部位于美國俄州威爾森維爾。公司是全球 EDA 的領導廠商之一，也是電路板解決方案的市場領導者，主要提供電子設計自動化先進系統電腦軟件與模擬硬件系統， 用于自動設計、 分析及測試電子系統與零組件的電子硬體與嵌入式系統軟體。該公司向全球銷售其產品，主要面向軍工及航空、通訊、電腦、消費電子、半導體、網絡、多媒體及運輸行業的公司。2016 年 Mentor Graphics

37、 被西門子收購。 表 4：全球三大 EDA 公司情況 公司 Synopsys Cadence Mentor Graphics 成立時間 1986 1988 1981 總部 美國硅谷 美國加州 美國俄亥俄州 全球員工數 16361 9300 5968 優勢 數字前端、數字后端 和 PT signoff 模擬設計和數字后端 Calibre signoff 和 DFT 主要產品 Polaris DesignWare IP Fusion TensilicaDSP IP Virtuoso Calibre Hyperlynx 資料來源：Wind，Wikipedia，數據截至 2021 年年報，Mentor

38、 Graphics 數據截至 2017 年，民生證券研究院 圖 14：全球三大 EDA 公司營業收入（億美元） 資料來源： ，Wind，民生證券研究院 注：由于 Mentor Graphics 于 2016 年被西門子收購，公開的財務數據披露截止到 2017 年 -40%-20%0%20%40%0510152025303540452006 2007 2008 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020 2021Synopsys營收（億美元，左軸）Cadence營收（億美元，左軸）Mentor Graphics營收（億美

39、元，左軸）Synopsys同比（右軸）Cadence同比（右軸）EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 14 圖 15：全球三大 EDA 公司凈利潤（億美元） 資料來源：Wind，民生證券研究院 注：由于 Mentor Graphics 于 2016 年被西門子收購，公開的財務數據披露截止到 2017 年 并購整合助力 Synopsys 奠定市場龍頭地位。在進入 20 世紀 90 年代后，為了完善自身業務體系， Synopsys 開啟并購擴張策略。 根據 Synopsys 官網數據， 1990 年到 1999 年之間 Synopsy

40、s共發起多次并購，在邏輯綜合、模擬和測試三大領域確立技術領先定位，在十年期間公司的營收復合增速高達 43.28%。2000 年后，Synopsys 的并購規模繼續擴張，其中 Avanti 的收購助力Synopsys 公司奠定了市場龍頭地位。2002 年，Synopsys 宣布以 83 億美元收購與 Cadence 結束長達五年商業機密糾紛的 Avanti 公司， 并將 Avanti Astro 產品線直接銜接 Synopsys 前端和后端工具，成為 EDA 行業中第一家能夠提供前后端完整 IC 設計方案的 EDA 工具廠商。收購 Avanti后，Synopsys 在 2003 年第二季度營業收

41、入較去年同期增長 57%，其 EDA 產品營業收入首次超過當時的行業龍頭 Cadence。 2008 年后，Synopsys 總營業收入超越 Cadence，成為全球 EDA 行業的龍頭，并在未來的十幾年里始終保持著第一名的地位。Synopsys 自成立三十年來發起了 80 余次規模不等的并購交易，不斷尋找行業內已被市場證明的成功產品，或是新興技術領域的高潛力優質企業進行兼并收購，鞏固和擴大了技術實力，逐步發展為平臺化、一站式的 EDA 工具龍頭企業。 0%50%100%150%200%250%300%350%400%450%500%024681020062007200820092010201

42、12012201320142015201620172018201920202021Synopsys凈利潤（億美元，左軸）Cadence凈利潤（億美元，左軸）Mentor Graphics凈利潤（億美元，左軸）Synopsys同比（右軸）Cadence同比（右軸）EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 15 圖 16：Synopsys 成立后發起多次并購 資料來源：Synopsys 官網，民生證券研究院 EDA & IP 授權服務雙輪驅動。Synopsys 是最早進入 IP 領域的一批 EDA 廠商之一，1992 年Synopsys

43、推出 Design Ware IP， 并不斷豐富該產品線功能。 隨著近十年半導體 IP 市場快速增長，Synopsys 對 IP 領域企業的收購規模逐步擴大，并在 2014 年推出 IP 提速計劃，幫助設計人員通過更省力、低集成風險和更短開發周期的方式實現 IP 集成，拓展了 Synopsys 的 IP 產品組合。目前，Synopsys 目前已成為全球僅次于 ARM 的第二大 IP 授權商，提供眾多 IP 授權服務，并在有線接口類別中，Synopsys 市占率排名第一，2018 年其份額達到 45；在物理 IP 領域也占有約 35的市場份額。 圖 17： EDA & IP 授權服務成為 Syn

44、opsys 的雙輪驅動 圖 18：Synopsys 對不同技術領域公司發起并購（次） 資料來源：Bloomberg，民生證券研究院 資料來源：Synopsys 官網，民生證券研究院 Cadence：外延并購&自我革新不斷擴張。根據前瞻產業研究院數據，自 1988 年成立后Cadence 累計發起 62 次并購，從外部獲得新的技術突破。1991 年，Cadence 收購 Valid，進入0%20%40%60%80%100%201720182019EDAIP&System IntegrationSoftware Integrity024681012141990-20002000-20102010-

45、2020軟件安全&質量驗證&原型硅智產硅工程芯片設計EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 16 PCB 設計領域，這次收購之后 Cadence 公司收入和規模出現飛躍，成為當時 EDA 行業的領導者并保持龍頭地位長達近二十年。 2010年后， Cadence技術創新的速度不斷加快。 2013年， Cadence推出 Tempus 時序簽核解決方案，掀起業界新一輪基于創新技術的數字設計工具浪潮。2015 年后，Cadence 重新構建先進數字設計平臺產品線，并在功能驗證領域、系統仿真分析領域尋求新的突破，憑借 Palladium Z

46、1 帶領市場進入數據中心級仿真新時代。2019 年，Cadence 在系統仿真分析領域進行突破，先后推出了 Clarity 和 Celsius 等用于系統級的噪聲和熱分析工具，來應對智能化潮流。通過多次外延并購和內部整合革新，Cadence 鞏固了其行業龍頭地位，其產品線涵蓋電子設計的完整流程，并不斷尋求技術突破，成為智能系統設計全流程解決方案提供商。 圖 19：Cadence 重大收購歷程 資料來源：前瞻產業研究院，民生證券研究院 圖 20：Cadence 成立后不斷進行技術創新 資料來源：Cadence 官網，民生證券研究院 Mentor Graphics 通過關注細分領域的實現自身競爭優

47、勢。與 Synopsys 和 Cadence 相比，EDA 行業深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 17 Mentor Graphic 的 EDA 集成度相對較低，其獨有優勢在于后端布局布線和 PCB 設計工具。自1982 年成立開始，Mentor Graphics 總共發起 66 次并購，通過收購多家在 EDA 細分領域技術有獨有優勢的中小型廠商，實現了企業穩定擴張的目的。盡管 2016 年后 Mentor Graphics 被西門子收購，其仍然保持了在 EDA 行業排名第三的龍頭地位。 圖 21：Mentor Graphics 專注收購

48、 EDA 細分領域優質中小廠商 資料來源：Semiengineering，民生證券研究院 2.3 國際巨頭重視并購擴張、研發投入、人才引進 海外巨頭壟斷因素一：兼并收購&優秀的整合能力。EDA 軟件分類非常復雜，涉及到上百種不同技術，EDA 三巨頭在過去的三十多年里通過多次并購整合，豐富產品布局，形成了全流程解決方案的能力，如：Synopsys 通過收購優質的 EDA 企業，Zycad、Avanti、Magma 等，在邏輯綜合、數字前后端和 PT signoff 確立自己的領先地位；Cadence 在模擬仿真和版圖設計方向優勢突出，在發展過程中收購了 Quickturn、Japer、Forte

49、 等多家企業；Mentor Graphics 在 PCB 設計方向優勢突出，通過并購 VALOR 和 code Sourcery 等助力其鞏固 PCB 領域頭號地位。根據前瞻產業研究院數據，截至 2021 年海外三巨頭的并購次數均在 60 次以上，優秀的整合能力也是其并購后發展壯大的關鍵。 圖 22：海外三大 EDA 公司并購次數 資料來源：前瞻產業研究院，截至 2021 年，民生證券研究院 注：由于 Mentor Graphics 于 2016 年被西門子收購，公開的數據披露截止到 2017 年 020406080100SynopsysCadenceMentor GraphicsEDA 行業

50、深度報告/電子 本公司具備證券投資咨詢業務資格，請務必閱讀最后一頁免責聲明 證券研究報告 18 海外巨頭壟斷因素二：高強度持續的研發投入。由于 EDA 軟件和工藝綁定，芯片制造工藝每更新一次，EDA 就要同步更新。三大巨頭始終重視新技術研發，并不斷推出領先技術引領行業發展，Synopsys 近年來陸續推出業界最快的仿真系統 ZeBu Server-4；以及為完整驗證流程提供革命性技術支持的 Verification Compiler 驗證編譯器等；Cadence 發布了功能驗證領域突破性產品 Palladium Z1，引領市場進入數據中心級仿真新時代，此外還推出了 Cadence Clarit