唐丹-推動開源芯片生態發展.pdf

《唐丹-推動開源芯片生態發展.pdf》由會員分享，可在線閱讀，更多相關《唐丹-推動開源芯片生態發展.pdf（58頁珍藏版）》請在三個皮匠報告上搜索。

1、構建開源芯片技術體系推動開源芯片生態發展唐丹2023-3-26匯報大綱一、RISC-V與開源芯片二、“一生一芯”人才培養計劃三、開源EDA工具四、高性能開源RISC-V處理器核IP五、總結（一）RISC-V與開源芯片處理器芯片的戰略意義 2020年進口5435億個集成電路，進口額高達3500億美元，成為我國第一大進口商品，遠超石油（1763億美元）、鐵礦（1189億美元）其中處理器芯片占比達到48.8%，進口超過1700億美元 處理器芯片是電子設備的“大腦”，支撐了占我國GDP約1/6的信息產業 處理器技術體系是有技術標準和知識產權將器件、IP核、SoC芯片、EDA軟件、系統軟件和應用軟件等聯

2、系在一起的技術整體指令集是處理器芯片生態的基石指令集架構(Instruction Set Architecture)，簡稱指令集計算機系統中硬件與軟件之間交互的標準規范指令集可類比于螺母和螺釘的尺寸規范指令集芯片版圖芯片設計：將指令集手冊定義的功能，變成源代碼芯片制造：將版圖提交給臺積電/中芯國際等企業流片，然后封裝、測試，獲得芯片工程開發RTL代碼EDA工具芯片版圖指令集手冊設計文檔微架構設計RISC-V：指令集應該免費幾十年來，處理器指令集均屬于公司私有或無法獲取，或需授權費2010年，UC Berkeley開始開發一套開放免費的指令集RISC-VV.S.RISC-V v.s.X86/AR

3、M：指令更精巧X86從1978年的80條指令，增長到2015年的3600條RISC-V基礎部分（RV32I）只有47條指令，并已凍結RISC-V v.s.X86/ARM：指令更精巧X86手冊：約5000頁ARM手冊：約2700頁RISC-V手冊：約200頁RISC-V v.s.X86/ARM：模塊化實現一個X86/ARM處理器，需實現所有上千條指令，復雜度極高RISC-V指令集采用模塊化設計必要的RV32I只有47條指令其余指令可選擴展可根據需求自由組合，靈活適配嵌入式(處理器成本)RV32I嵌入式(存儲器成本)RV32IC桌面 RV64GC高性能 RV64GCV支持自定義指令基礎64位基礎6

4、4位基礎壓縮特權乘除原子浮點向量RISC-V常用的可選擴展，可適配從嵌入式到高性能的各種場景開源、開放、共建、共享的處理器芯片生態核心理念與5G通信技術發展模式相同全世界共同制定標準，各國企業根據標準自主實現產品投入多，貢獻大，則主導權大RISC-V國際基金會快速發展（總部位于瑞士）05001000150020002500Q12016Q22016Q32016Q42016Q12017Q22017Q32017Q42017Q12018Q22018Q32018Q42018Q12019Q22019Q32019Q42019Q12020Q22020Q32020Q42020Q12021Q22021Q32021

5、Q42021Q12022芯片廠商(SoC,IP,FPGA)I/O設備相關(內存,網絡,存儲)大學及科研機構芯片設計服務公司(芯片制造及設計服務)軟件提供商(開發工具、框架及操作系統)應用廠商(云端,移動端,高性能計算,機器學習,自動控制)RISC-V個人開發者及推廣者 已有全球70多個國家3200個會員 2020年會員數增長133%2021年會員數量再度翻倍數據參考：https:/riscv.org/wp-content/uploads/2021/08/RISC-V-Introduction-_-Aug-2021.pptxRISC-V國際基金會的中國力量（2022.12）22個理事會成員10個

6、中國4個發展伙伴3個來自中國高級會員：14/25戰略會員：46/179學術組織：12/127新態勢：高性能RISC-V處理器核進入競賽階段 RISC-V處理器核與X86/ARM在性能上存在差距，但正在快速縮小 當前SiFive和Ventana具備一定優勢 香山處理器核進展迅速 RISC-V國際基金會已成立數據中心工作組，主要由google、阿里、Ventana和開源芯片研究院組成新態勢：RISC-V軟件生態正在加速發展 國際開源社區積極投入RISC-V軟件生態 例：Debian操作系統軟件包對RISC-V的支持已超過95%RISC-V已成為Debian支持的Tier-1架構開源軟件的成功經驗降

7、低互聯網創新的門檻3-5位開發人員用幾個月即可快速開發創新業務，滴滴、摩拜等提高互聯網企業自主能力“去IOE”(IBM/Oracle/EMC)數據庫：華為高斯/阿里OceanBase，國際先進用戶定制代碼 90%代碼321開源芯片工程開發RTL代碼EDA工具芯片版圖指令集手冊設計文檔微架構設計L1開源指令集L2開源設計實現L3開源工具和開放流程開源芯片實踐（人才+工具+IP）芯片敏捷設計云平臺開源RISC-V核“一生一芯”計劃開源EDA工具鏈OpenSSD芯片開源供應鏈與系統軟件與鵬城實驗室、北京大學聯合開發與字節跳動、微核芯等企業聯合開發（二）“一生一芯”人才培養計劃我國優秀處理器芯片人才儲

8、備嚴重不足一作國籍畢業去向ISCA十年論文第一作者統計情況(2008-2017)85%v.s.4%：2008-2017十年體系結構國際頂級會議ISCA論文的第一作者85%在美國，僅有4%在中國，不足美國的1/20，差距巨大中國加快處理器芯片人才培養規模與速度，迫在眉睫科教融合把芯片設計人才培養與開源芯片生態構建結合起來受Matlab啟發的四個觀點把東西做出來把東西用起來把教學場景用起來把持久戰意識樹立起來教學：啟動“一生一芯”計劃硅上做教學：“一生一芯”通過讓本科生設計處理器芯片并完成流片、運行操作系統，貫通本科階段計算機系統課程知識點，包括計算機組成原理、體系結構、操作系統、編譯原理等操作系

9、統編譯原理應用軟件處理器設計“一生一芯”計劃執行情況第四期(統計至今)1700+人報名開展預學習覆蓋328所高校（含國外56所）第一批230人進入正式學習自2019年至今已歷三期，循序漸進，逐步放大規模，保持教學質量第四期：2022年2月20日啟動第五期：2022年8月28日啟動首期“一生一芯”計劃讓學生帶著自己設計的處理器芯片畢業2019年8月底，在國內首次以流片為目標，由5位2016級計算機學院本科生主導完成一款64位RISC-V處理器SoC芯片設計，于12月19日完成流片芯片成功運行Linux操作系統與國科大教學操作系統UCAS-Core金越王華強王凱帆張林雋張紫飛4個月高強度開發歷程R

10、V64IM壓縮指令(RVC)FreeRTOS/RT-ThreadL1 cache預取Sv32-PTW發現cache設計bugTLB支持RVC的分支預測Sv39-PTW分析預取性能倒退原因M/S/U特權級原子操作(RVA)Sfence.vma分時多任務Nanos-lite添加burst讀寫支持作為L2TLB流水化xv6缺頁異常L2預取分析解決性能倒退TLB資源/時序優化補充CSR/Linux聯調LinuxDebian11/18 22:5711/18 10:3911/21 17:3112/10 16:26Debian聯調12/13 14:2610/19 13:2110/21 18:289月10月1

11、1月12月應用OSCPUSoCRV64IM時鐘中斷BusyboxhelloGCC,QEMUloginRVC時鐘FreeRTOS/RT-ThreadSv39-PTWM/S/U缺頁異常xv6RVA補充CSRLinuxBusyboxhello11/10 13:0711/13 21:29Dummy-SD卡LinuxDebianGCC,QEMU12/08 16:2710/19 19:0809/18 01:07王華強張紫飛張林雋金越王凱帆項目分工接入SPI Flash控制器開源IP核并進行訪問和取指驗證驗證UART開源IP核驗證SDRAM控制器開源IP核驗證ETHMAC開源IP核發現SDRAM控制器64位

12、數據讀寫bugxv6聯調xv6聯調Redis確定技術路線選擇基礎平臺搭建開發環境前期準備模擬器成果：果殼（NutShell）110nm工藝10mm2200mw350MHz TypicalTQFP100封裝單發射9級流水順序核RV64IMAC指令集，支持M/S/U特權級兩位飽和計數器分支預測，512項BTB，16項RAS支持Sv39分頁機制,支持硬件TLB填充32K指令/數據L1 cache支持L1 指令/數據cache讀一致性128K L2 cache，支持next line預取使用Chisel語言開發支持SDRAM、SPI flash、UART等外設支持啟動Linux 4.18.0內核支持運

13、行Busybox套件在仿真/FPGA環境下支持啟動Debian 11一款功能完整的RISC-V處理器基于國產110nm工藝完成流片首期“一生一芯”計劃取得成功五位同學實現“帶著自己設計的處理器芯片畢業”這一目標第二期“一生一芯”計劃11位同學5位國科大、3位浙大、1位南大、1位西北工大、1位哈工大2020年8月12日正式啟動楊宇恒同學被麻省理工學院（MIT）博士全獎錄取胡博涵同學被多倫多大學錄取報名總數：760人 在校生是“一生一芯”的主力，共 625人，占比82%；較多已畢業學生報名 覆蓋168所高校（含國外30所）國科大（72人）浙江大學（29人）電子科技大學（24人）華中科技大學（23人

14、）東南大學（23人）西安電子科技大學（20人）南京大學（16人）北京大學（15人）第三期報名情況第三期“一生一芯”成果 第一批流片4個SoC，包含39個處理器核 第二批流片2個SoC，包含9個三期同學用開源EDA工具設計并投片的110nm（一生一芯）處理器核報名總數（2.20-今）：1700+人 覆蓋 328 所高校（含國外56所）國科大（70人）電子科技大學（65人）北京大學（34人）西安電子科技大學（32人）太原理工大學（31人）東南大學（29人）武漢大學（24人）華中科技大學（23人）中國科學技術大學（22人）第四期報名情況簡析大一大一,3%大二大二 9%大三大三 14%大四大四 13%

15、研一研一,25%研二研二 19%研三研三 4%博一博一,2%博二博二 1%其它其它 10%保存與開放每一位學員的學習記錄一位學員在“一生一芯”學習過程的成長記錄（三）開源EDA工具2030”三步走”規劃第一步：開源SoC用3-5年為社區提供經過流片驗證的高質量RISC-V開源核、開源SoC設計RISC-V處理器核IP、外圍IP等第二步：用開源工具鏈構建開源SoC用5-7年逐步構建一套基于開源EDA工具鏈、開源IP、開源工藝庫的開源SoC芯片設計流程將商業版工具、IP逐漸替換為開源版實現本科生用全開源工具開發開源芯片，帶著自己芯片畢業第三步：用開源工具鏈自動化構建開源硬件用10-15年開發更智能

16、、更自動化的開源工具，提高設計驗證效率形成開源芯片設計生態，降低芯片開發門檻 成功經驗表明，開源開放是構建繁榮的技術生態和產業生態的必要基礎 開源EDA工具可極大推動開源開放的芯片產業生態，降低芯片設計門檻 開源EDA工具為開展EDA領域的基礎科學研究和人才培養，提供了很好的思路開源EDA是支撐開放芯片生態的重要保障領域代表系統影響力體現操作系統Linux重要的基礎軟件，支撐了整個開源生態體系編譯器LLVM、GCC移動操作系統Android雖然現在已閉源，但當年以開源為起點，統一了除iOS外的整個移動互聯網生態人工智能Caffe、TensorFlowPytorch、PaddlePaddle整個

17、 AI 技術生態體系的基石大數據系統Hadoop、Spark開啟了信息領域的大數據系統時代EDA 工具-基礎薄弱（Verilator,OpenRoad/OpenLane）共同特點：皆為重要的基礎性平臺，支撐各領域技術創新外，服務了巨大的產業經濟企業高校學術科研機構芯片和EDA方向的個人愛好者開源EDA系統平臺科學研究人才培養EDA是芯片設計編譯器功能設計和驗證：生成模塊級和系統級的芯片代碼并驗證功能正確性電路設計：將RTL代碼經過邏輯設計和工藝映射成網表版圖設計：用EDA工具將設計好功能等網表物理化成GDS版圖芯片制造：將設計好的版圖通過光刻制造封裝形成芯片RTL代碼邏輯綜合網表物理設計制造晶

18、圓封裝測試芯片產品module conv;reg 31:0 m0:8192;reg 12:0 pc;reg 31:0 acc;reg15:0 ir;alwaysbeginir=mpc;if(ir15:13=3b000)pc=mir12:0;else if(ir15:13=3b010)acc=-mir12:0;.芯片版圖EDA工具全程支持芯片自動化設計和驗證工程開發體系結構設計EDA是硬件編譯器 研究智能化和全自動化的芯片設計流程及其輔助工具，提升芯片設計效率和質量開源智能EDA工具和流程，實現24小時無人值守的全流程芯片設計2017年，美國DARPA啟動ERI電子復興計劃，部署IDEA和POS

19、H（合計100M$)由機器來學習專家知識，提供自動化和低成本的（軟件/芯片）系統構建工具“開源”“智能”的“芯片設計”開源EDA平臺邏輯綜合規劃工具時鐘樹綜合布線工具版圖工具布局工具簽核工具預處理編譯匯編鏈接優化開源編譯器（LLVM、GCC等）軟件設計流程gcc O3開源智能EDA平臺芯片設計流程ieda O3完備的自動化設計部分自動化尚需耗費大量人力，極度依賴專家經驗開源EDA目標 構建28nm工藝上RTL到GDS芯片設計的開源EDA平臺，支持百萬門級Block設計 以 10%的成本（技術、時間、費用），達成 90%的芯片指標 支持靈活定制和實現 EDA 算法，支撐 EDA 方向的算法研究和

20、應用從低工藝(110nm)，至更高工藝(55nm/28nm,甚至14nm)從小規模SoC芯片(數十萬門)，到更大規模(上千萬到上億)從部分單點EDA設計工具，到完整EDA設計+驗證工具鏈從EDA工具可用，工具功能完善可靠，到工具質量和性能良好EDA平臺設計規則需求芯片設計流程工具邏輯綜合物理設計簽核分析物理驗證數據庫解析器輔助庫評估器優化器管理器基礎庫開始規劃總體計劃2018.10鵬城實驗室開展開源EDA2020.4跑通Flow2020.102020.05開始跑Flow鵬城實驗室立項開源EDA課題2021.07流片110nm數十萬門CPU無其他IP2022.02完成iFlow2021.04BO

21、SC開源IP2022.03流片110nm百萬門CPU含自研多個IP2022.082022.08首次公開報告時間線中科院先導專項資助開源EDA2019.10開源鴿到2023年流片28nm百萬門CPU含多個數字IP2022.12EDA總體設計 目標：構建28nm工藝上RTL到GDSII芯片設計的開源EDA平臺，支持百萬門級設計描述問題，形成白皮書探索解決方案，形成文檔問題拆解步驟和方法軟件架構平臺結構設計芯片設計開源EDA進展進展：問題分解：拆解45個工具，600余個步驟，2000多個問題；系統平臺：已支持110nm百萬門芯片后端設計的原型系統；工具研發：已經完成9個工具的研發，涵蓋邏輯綜合，物理

22、設計，簽核分析，物理驗證；流片驗證：經過2次ysyx芯片流片驗證拆解出45個工具，600個步驟，2000多個問題研發9款工具構建1個重基礎庫的系統平臺開源EDA進展流片驗證110nm工藝，70萬門芯片（5級流水線，Chiplink、UART、和SPI，外接板卡時鐘，已經回片）110nm工藝，150萬門芯片（11級流水線帶cache、UART、VGA、PS/2、SPI、SDRAM等，片上兩個PLL模塊輸出時鐘，支持啟動Linux，等待回片）2022年2月2日，第1次流片2022年8月12日，第2次流片目標：驗證工具業務拆解，系統平臺設計，和工具功能研發的功能和性能進展：完成3次流片，2次110n

23、m，1次28nm2022年12月21日，第3次流片28nm工藝，150萬門芯片（11級流水線帶cache、UART、VGA、PS/2、SPI、SDRAM等，片上兩個PLL模塊輸出時鐘，支持啟動Linux）全鏈條支撐 開源EDA設計流程+開源IP+開源工藝庫和pdk 流程支撐 SoC模板+SoC集成方法+流片渠道+網站和在線設計“一生一芯”支撐SoC松散集成芯片（四）高性能開源RISC-V處理器核IP香山：開源高性能RISC-V處理器建立一個像Linux那樣的開源RISC-V核主線，既能被工業界廣泛應用，又能支持學術界試驗創新想法敏捷開發流程與工具新特性提出設計/實現文檔RTL實現功能驗證性能驗

24、證物理設計驗證測試生成參考實現結果對比基礎架構設計語言出錯現場復現出錯現場分析測試生成仿真平臺仿真加速器平臺(WIP)FPGA平臺性能數據分析XiangShan開源硬件平臺Chisel敏捷設計語言Transforms代碼轉換工具TL-C總線請求生成器NEMU指令集模擬器nexus-am簡易運行時環境Difftest差分驗證框架SMP-Diff多核驗證框架LightSSS仿真進程快照Waveform Terminator波形解析工具Golden Mem多核內存模型LogViewer日志可視化工具TL-C Agent總線/緩存標準行為模型TL-C Scoreboard總線行為/數據檢查框架GCPT

25、全系統狀態檢查點KFDB性能建模與分析工具NEMU-Functional快速結構預熱方法(WIP)BetaPoint程序特征采樣方法(WIP)自動化持續集成測試完成后進入主線具有國際先進性的芯片敏捷設計方法提出面向對象體系結構、基于規則的敏捷驗證框架、輕量級仿真快照、敏捷性能評估等多項創新技術，在國際上形成獨特優勢（國際頂會MICRO-2022接收）兩代香山架構設計第一代：雁棲湖架構2020年6月：代碼倉庫建立2021年7月：流片頻率：1.26GHz28nm性能：SPEC CPU2006 7分/GHz第二代：南湖架構2021年5月：開始RTL實現工作2021年12月：功能確定，時序優化階段20

26、23年Q1：計劃流片預期頻率：2GHz14nm預期性能：SPEC CPU2006 20 分2022年已交付2家企業用于產品開發中第三代香山“昆明湖架構”聯合研發 在北京市與中科院支持下，由18家企業聯合發起北京開源芯片研究院，進行“香山”處理器核的產品化改造和后續架構研發18家發起單位2021年12月6日成立攻堅昆明湖架構聯合研發啟動 已設立包括性能模擬器、向量擴展、驗證、全定制開發等多個工作組 與企業技術合作進展順利，項目例會約有100位工程師積極參與 目前在指令預取、向量功能部件、Cache重構、前后端協同優化上取得進展第三代香山“昆明湖架構”聯合研發第三代香山（昆明湖）規劃功能目標指令：

27、V8/V9/SVE/SIMD/加密微結構：前端/后端/Memory/Cache（50分）架構（SoC）：多核DSU（DynamicIQ/SCU/L3 Cache）總線接口（AXI/ACE/CHI）多核片上網絡（CMN-700）功耗管理（時鐘域、電源域、休眠模式）調試診斷：調試/診斷/性能計數器虛擬化：Hypervisor特權級/TrustZone/GIC/通用定時器高可靠：RAS（Reliability/Availability/Serviceability）對標ARM最新數據中心處理器核Neoverse N2 為企業提供處理器核敏捷開發基礎設施技術目標對標ARM Neoverse N2處理器

28、核（5nm）3GHz以上，15分/GHz，總分45分目前Intel60分；ARM50分；香山20分7nm/5nm/3nm等先進工藝處理器生態構建的新趨勢（五）總 結開源PC設計，催生新產業1981年8月12日，IBM推出PC，公開了設計文檔，包括源代碼、電路圖，成就繁榮的PC市場開源軟件推動中國新興產業發展云計算、移動互聯網、大數據、人工智能、區塊鏈等新興產業的核心技術均得益于開源軟件價值數百億美元的開源軟件生態降低了開發門檻，有利于人才培養，促進中國新興產業進入世界領先行列大數據云計算人工智能移動互聯網區塊鏈價值數百億美元的開源軟件生態開源芯片，賦能新產業開源芯片，普惠世界 開源芯片是構建全球芯片共同體，解決全球科技供應鏈安全和實現科技普惠世界的有效途徑敬請批評指正！