2020中國半導體制造行業發展現狀市場競爭邏輯分析產業研究報告（60頁）.docx

《2020中國半導體制造行業發展現狀市場競爭邏輯分析產業研究報告（60頁）.docx》由會員分享，可在線閱讀，更多相關《2020中國半導體制造行業發展現狀市場競爭邏輯分析產業研究報告（60頁）.docx（61頁珍藏版）》請在三個皮匠報告上搜索。

1、2020 年深度行業分析研究報告內容目錄611. 半導體制造：半導體產業鏈中的王者62. 半導體制造行業三大核心問題62.1. 半導體制程發展之路：摩爾定律還能走多遠？62.1.1. 成熟制程以 28nm 為代表92.1.2. 先進制程得先進制程者得天下112.2. 晶圓尺寸152.3. 晶圓產能173. 半導體制造行業競爭邏輯204. 制造行業長期成長邏輯/未來增量空間234.1. 長期成長邏輯234.2. 近年來的主線，5G、IoT、車用半導體、AI 提供大增量315. 中國半導體制造業的機會在哪里？356. 半導體制造廠商376.1. 臺積電376.2. 三星416.3. 英特爾446.

2、4. 格羅方德456.5. 聯電486.6. 中芯國際516.7. 華虹半導體556.8. 晶圓代工企業估值對比59圖表目錄圖 1：摩爾定律晶體管數量的發展6圖 2：DRAM 廠制程技術時程圖7圖 3：NAND 廠制程技術時程圖7圖 4：各制程節點的成本比較8圖 5：2015-2025 年半導體各制程需求8圖 6：28nm 與 40nm 制程的對比9圖 7：Poly/SiON 工藝與 HKMG 工藝圖9圖 8：Poly/SiON 工藝與 HKMG 比較10圖 9：poly/SiON vs. HKMG 性能與成本比較10圖 10：各廠商導入 28nm 的時間10圖 11：光刻機在半導體各產品制程

3、的應用11圖 12：3D FinFET、FD-SOI 和 2D palnnar 結構對比12圖 13： FinFET 和 FD-SOI 對比13圖 14：各廠先進制程發展圖13圖 15：Intel、TSMC、Samsung 各制程晶體管密度對比14圖 16：7nm 以下先進制程市場份額14圖 17：晶圓代工廠每片晶圓營收對比14圖 18：晶圓尺寸發展歷史15圖 19：晶圓直徑與面積對比15圖 20：每個技術節點的晶圓每單位面積的生產成本15圖 21：全球不同尺寸半導體硅片出貨面積16圖 22：全球不同尺寸半導體硅片出貨面積占比17圖 23：硅晶圓尺寸與制程對應17圖 24：200mm 硅片產能

4、趨勢18圖 25：300mm 硅片產能趨勢18圖 26：300mm 硅片的產能及需求18圖 27：根據制程節點分類的全球 200mm 當量硅片月產能單位：百萬18圖 28：全球與中國大陸芯片制造產能擴張情況20圖 29：晶圓廠平均產能利用率20圖 30：臺積電與聯電人才資源分布20圖 31：各廠先進制程發展圖21圖 32：半導體研發支出年復合增長率21圖 33：臺積電、聯電、中芯國際研發支出單位：億美元22圖 34：前五大半導體企業資本支出占比22圖 35：純晶圓代工廠的資本支出單位：億美元23圖 36：半導體制造領域資本、技術、人才三者相互作用形成馬太效應23圖 37：半導體終端應用市場26

5、圖 38：全球智能手機出貨量26圖 39：全球數據中心服務器市場單位：億美元27圖 40：邏輯器件營收變化及占比27圖 41：存儲器件營收變化及占比28圖 42：存儲市場細分營收變化單位：億美元28圖 43：超越摩爾定律的器件對晶圓的需求量29圖 44：電源管理芯片營收按應用劃分單位：百億美元30圖 45：CMOS 傳感器營收及增長30圖 46：MEMS 傳感器營收及增長31圖 47：全球 5G 連接及占總蜂窩連接份額31圖 48：2019 年全球 5G 芯片組應用市場32圖 49：全球 IoT 各細分市場終端連接點數量單位：億個32圖 50：汽車電子元件分布33圖 51：汽車各部分半導體收入

6、33圖 52：汽車電子成本貢獻及每輛車半導體用量34圖 53：不同級別自動駕駛的傳感器數量34圖 54：全球 AI 芯片市場規模及增速35圖 55：國內半導體供需情況35圖 56：中國半導體營收結構單位：億元36圖 57：臺積電歷年營收及變化37圖 58：臺積電晶圓廠區37圖 59：臺積電晶圓 14 廠外觀38圖 60：臺積電 12 寸廠內觀38圖 61：2018 年臺積電各晶圓廠客戶及技術種類38圖 62：臺積電制程發展39圖 63：臺積電各制程營收占比39圖 64：28nm 及以下營收占比39圖 65：臺積電晶圓產能 12 寸當量40圖 66：臺積電研發支出及資本支出40圖 67：臺積電股

7、價變化單位：美元40圖 68：臺積電 PE-Band41圖 69：臺積電 PB-Band41圖 70：三星晶圓制造業務發展史42圖 71：晶圓制造業務營收42圖 72：2018 年三星晶圓制造營收與其他晶圓廠對比42圖 73：三星電子晶圓廠分布42圖 74：三星制程發展的技術支持43圖 75：三星制程發展路線圖43圖 76：英特爾先進制程布局45圖 77：格羅方德發展歷程45圖 78：格羅方德的營收變化45圖 79：晶圓廠分布46圖 80：格羅方德 FinFET 和 FD-SOI 兩條技術路線47圖 81：格芯解決方案47圖 82：聯電各項財務指標48圖 83：2Q19-1Q20 晶圓總產能變

8、化單位：千片49圖 84：晶圓平均單價變化（8 寸當量）49圖 85：2014-2019 年聯電產能利用率49圖 86：18Q4-19Q4 產能利用率49圖 87：聯電營收結構（按制程分類）50圖 88：聯電資本支出與研發支出50圖 89：聯電收盤價50圖 90：聯電 PB-Band51圖 91：聯電 PE-Band51圖 92：中芯國際各項財務指標51圖 93：中芯國際 2019 單季度毛利率變化52圖 94：中芯國際晶圓廠分布52圖 95：中芯國際晶圓總產能及產能利用率晶圓產能單位：片53圖 96：中芯國際產能利用率與業界平均產能利用率對比53圖 97：中芯國際營收結構按制程分類54圖 9

9、8：中芯國際資本支出和研發支出54圖 99：中芯國際收盤價54圖 100：中芯國際 PE-Band55圖 101：中芯國際 PB-Band55圖 102：華虹半導體各項指標56圖 103：華虹半導體每月產能及產能利用率56圖 104：晶圓片單價變化57圖 105：華虹半導體營收結構按制程劃分57圖 106：華虹半導體營收結構按產品分類57圖 107：華虹半導體的資本支出及資本與營收比58圖 108：華虹半導體收盤價58圖 109：華虹半導體 PB-Band58圖 110：華虹半導體 PE-Band59圖 111：各晶圓制造廠 PB 對比59圖 112：晶圓代工企業 PB vs ROE60表 1

10、：各個工藝節點和工藝及光刻機光源類型的關系圖11表 2：全球前五大晶圓廠產能情況等效為 200mm 計算19表 3：半導體下游市場增長24表 4：手機 CPU 世代表24表 5：Intel/AMD CPU 世代表25表 6：PC 出貨量27表 7：半導體下游市場增長27表 8：臺積電與三星在 7nm 上的區別44表 9：臺積電與三星在其他先進節點上的對比44表 10：各廠商制程節點晶體管密度比較44表 11：各廠商制程節點晶體管密度比較（續表）44表 12：格芯各晶圓廠詳情46表 13：聯電晶圓廠規劃情況及實際產能單位：千片48表 14：中芯國際晶圓廠設計情況及實際產能單位：千片52表 15：

11、華虹半導體晶圓廠561. 半導體制造：半導體產業鏈中的王者將半導體產業鏈分為上中下游。上游芯片制造封測支撐行業，主要是半導體設備和材料提 供商，設備代表廠商有 ASML、應材、Lam，國內企業有北方華創、中微公司；材料代表 廠商有信越化學、SUMCO、住友化學、陶氏化學，國內廠商有華特氣體、安集科技等。中游半導體制造產業分為集成電路設計、制造、封測三個部分。IC 設計廠商有高通、AMD、 英偉達、聯發科，國內廠商有華為海思、卓勝微、圣邦股份、紫光國微等；IC 制造廠商有 臺積電、聯電、格羅方德，國內廠商有中芯國際、華虹半導體；IC 封測廠商有日月光、矽 品、AMKOR，國內廠商有長電科技、華天

12、科技、通富微電、晶方科技等。涵蓋 IC 設計、 制造、封測三者的 IDM 廠商有 Intel、三星電子、索尼、TI，國內廠商有長江存儲和士蘭微。 半導體下游終端應用領域有汽車電子、工業電子、通信、消費電子、PC 等領域。在行業價值鏈中，半導體制造占有近一半的產值，毛利率也較高，但高價值伴隨著高壁壘， 技術限制、高額的資本投入導致制造領域馬太效應十分明顯，龍頭廠商市占率和毛利率均 遠高于其他廠家。2. 半導體制造行業三大核心問題半導體制造行業的關注點主要集中在三點上，這三個問題是半導體制造行業技術發展的強 勁推動力，也是馬太效應形成的根本原因： 半導體制程的發展 晶圓的尺寸晶圓廠的產能 我們將分

13、別針對這三個問題進行深度剖析。2.1. 半導體制程發展之路：摩爾定律還能走多遠？半導體制程工藝的發展，離不開摩爾定律。摩爾定律指出，當價格不變時，集成電路上可 容納的元器件的數目，約每隔 1824 個月便會增加一倍，性能也將提升一倍。隨著晶體管 尺寸的減少，相同單位面積中可以容納更多的晶體管，相同大小的處理器可以獲得更高的 處理能力。且小的晶體管消耗的功率少，這減少了芯片的總功耗，產生的熱量也隨之降低， 因此可以進一步提高時鐘速度。圖 1：摩爾定律晶體管數量的發展資料來源：techcenturion、在制程發展上，Intel、IBM、三星、GF 等按著 180nm - 130nm - 90nm

14、 - 65nm - 45nm- 32nm - 22nm 的步調前行（三星和 GF 在 32nm 后轉向 28nm），而臺積電等半導體晶 圓代工廠則走上了 150nm-110nm-80nm-55nm-40nm-28nm-20nm 的路線。隨 著制程的發展，行業集中度提升，10nm 以下制程只有英特爾、三星、臺積電三個公司。存儲芯片制程發展與邏輯芯片制程發展速度不太一致，但都受到摩爾定律的限制。DRAM 目前最先進工藝位于 18-15nm 之間，通常認為 10nm 是物理極限。從 2016 年開始，供 應商開始采用 1xnm 節點制，其中供應商在路線圖上擁有三種 DRAM 產品（1xnm，1ynm

15、 和 1znm）。最初，將 1xnm 節點定義為具有 17nm 至 19nm 幾何形狀的 DRAM，1ynm 是 14nm 至 16nm，1znm 是 11nm 至 13nm。目前供應廠商的節點停留在 1xnm 狀態（1xnm， 1ynm，1znm，新三代制程包括 1anm，1bnm，1cnm 都屬于 1xnm 節點機制）。各大廠商 正在積極尋找新的解決方案，繼續擴展 DRAM 并提高性能，在未來的制程節點上可能會使 用 EUV 光刻實現轉變。SK Hynix 計劃在 1anm 使用 EUV，該技術將于 2021 年面世。三星 在 1znm 完成了對 DRAM 的 EUV 測試，但不會用于量產

16、，可能會用于 1a 或 1b 的產品中。 美光則計劃將 193nm 浸沒式光刻和 SADP 擴展到 1bnm。圖 2：DRAM 廠制程技術時程圖資料來源：TechInsight、NAND 閃存驅動器的容量取決于芯片中的單元數量。在 2D NAND 結構中，存儲單元在單 個管芯層中彼此相鄰放置，以提高存儲容量。單元尺寸從 120 nm 減小到 1x nm，使容量 增加了 100 倍，且當前 15nm/14nm 已經達到了極限。2D NAND 技術存在兩個局限，一 是單元縮小是依靠光刻技術實現的，當光刻技術到達極限時，單元無法進一步縮??；二是 當存儲單元降至 20 nm 以下時，電荷從一個單元泄漏

17、到另一個單元的機會大大增加，這 種單元間干擾會導致數據損壞，從而嚴重損害閃存的可靠性。因此廠商們轉向 3D NAND， 單元以垂直堆疊的方式來增加密度。3D 堆疊有單層堆棧和線堆棧兩種。在最新的 128 層 中，廠商大多使用兩個 64 層進行堆疊，三星計劃單層堆疊，在沒有其他新突破的情況下，128 層是單層堆疊的極限。而線堆疊在 500 層也可能存在問題，因此還需要探索新的堆疊 方法。圖 3：NAND 廠制程技術時程圖資料來源：TechInsight、不管是邏輯芯片還是存儲芯片，制程量級越低，技術難度越大，制作成本也越高。IBS 的 數據顯示：28nm 體硅器件的設計成本大致在 5130 萬美

18、元左右，而 7nm 芯片需要 2.98 億， 5nm 則需要 5.42 億美元，成本的增長速度越來越快。圖 4：各制程節點的成本比較資料來源：IBS、extremetech、半導體制程以 28nm 為界線，分為先進制程和成熟制程。從需求上看，先進制程需求在逐 年增長，成熟制程需求較為穩定。圖 5：2015-2025 年半導體各制程需求資料來源：SEMI、2.1.1. 成熟制程以 28nm 為代表28nm 是半導體制程里性價比最高、長周期屬性明顯的制程。一方面，相較于 40nm 及更 早期制程，28nm 工藝在頻率調節、功耗控制、散熱管理和尺寸壓縮方面具有明顯優勢。 另一方面，由于 16nm/1

19、4nm 及更先進制程采用 FinFET 技術，維持高參數良率以及低缺陷 密度難度加大，每個邏輯閘的成本都高于 28nm，從前面制程成本比較的圖中也可以看出， 先進制程每一代成本都加速上升。隨著成本不斷上升，只有少數客戶能夠負擔得起轉向高 級節點的費用。圖 6：28nm 與 40nm 制程的對比資料來源：華強電子網、28nm 工藝處于 32nm 和 22nm 之間，業界在 45nm 階段引入了 high-k 值絕緣層/金屬柵極（HKMG）工藝，在 32nm 處引入了第二代 high-k 絕緣層/金屬柵工藝，這些為 28nm 的 逐步成熟打下了基礎。而在之后的先進工藝方面，從 22nm 開始采用

20、FinFET（鰭式場效應 晶體管）等。28nm 正好處于制程過渡的關鍵點上，使其性價比高。28nm 制程主要有 HKMG 工藝（金屬柵極+高介電常數絕緣層 High-k 柵結構）和 poly/SiON 工藝（多晶硅柵+氮氧化碳絕緣層的柵極結構）。與傳統的 Poly/SiON 工藝相比， HKMG 技術可以有效的改善驅動能力，進而提高晶體管的性能，同時大幅降低低柵極漏電 量。Poly/SiON 工藝的特點是成本低，工藝簡單，適合對性能要求不高的手機和移動設備。 HKMG 的優點是大幅減小漏電流，降低晶體管的關鍵尺寸從而提升性能，但是工藝相對復 雜，成本與 Poly/SiON 工藝相比較高。圖 7

21、：Poly/SiON 工藝與 HKMG 工藝圖資料來源：Elecinfo、圖 8：Poly/SiON 工藝與 HKMG 比較圖 9：poly/SiON vs. HKMG 性能與成本比較資料來源：Elecinfo、資料來源：拓墣產業、市場上提供 28nm 制程的主要廠商有臺積電、聯電、三星、GF、中芯國際、華虹半導體等。 臺積電于 2011 年開始導入 28nm 制程量產，并在 2012 年攻克了 28nm HKMG 制程，三星 則是在 2012 年實現了 28nm 的量產，并于 2013 年導入了 28nm HKMG。UMC 在 2014 年實現量產 28nm 的 HKMG，目前公司放棄了 1

22、2nm 以下先進制程的研發。格芯在 2013年量產，格芯的主要工藝是 FD-SOI。中芯國際在 2015 年開始導入 28nm 制程量產的， 并于 2018 年導入 HKMG，同年華虹宣布開始 28nm 制程量產。圖 10：各廠商導入 28nm 的時間資料來源：半導體行業觀察、電子工程世界、目前，雖然高端市場被 7nm、10nm 以及 14nm/16nm 工藝占據，但 40nm、28nm 等并 不會退出。 28nm16nm 工藝現在仍然是臺積電的營收主力，中芯國際則在持續提高 28nm 良率。在下游需求方面，IoT/穿戴裝置與面板驅動 IC 需求看漲。一方面，IoT 芯片功能大多以數據收集為主

23、，功能單純且需維持長時間使用并兼顧低價高量，因此多半集中在 28nm 以上IoT 與各項領域結合程度越來越高，5G 與 AI 的推動讓 IoT 有了進一步的技術需求，也讓客戶評估制程技術轉移的可能性。另一方面，受惠 OLED 面板在更多的 終端應用產品上滲透率持續上升，以及國內 OLED 廠商產能陸續開出，OLED DDIC(面板驅 動 IC)市場也將成為新一波 28nm 的成長動能；過去 OLED DDIC 以 40nm 制程為主，但為 了滿足日后需求量上升，在既有 40nm 產能已滿載而 28nm 產能出現空缺的情況下，晶圓 代工廠商也積極與客戶合作制程轉移，期望能達到填補 28nm 缺口

24、并囊括更多訂單。2.1.2. 先進制程得先進制程者得天下 半導體從成熟制程發展先進制程，必須要解決光刻、晶體管架構、溝道材料三個問題。光刻光刻是半導體制造過程中最難的一步。在半導體制作過程中，光刻設備會投射光束， 穿 過印著圖案的掩模及光學鏡片，將線路圖曝光在帶有光感涂層的硅晶圓上；通過蝕刻曝光 或未受曝光的部份來形成溝槽，然后再進行沉積、蝕刻、摻雜，架構出不同材質的線路； 此制程被一再重復， 就能將數以十億計的 MOSFET 或其他晶體管，建構在硅晶圓上，形 成一般所稱的集成電路。光刻決定了半導體線路的精度，以及芯片功耗與性能，相關設備 需要集成材料、光學、機電等領域最尖端的技術。表 1：各

25、個工藝節點和工藝及光刻機光源類型的關系圖NodeWafer SizeMetalLithoHKMGFinFET0.5um200mmAI汞燈光源g-line:436nm0.35um200mmAIi-line:365nm0.25um200mmAIDUV 光源KrF:248nm(stepper)0.18um200mmAIKrF:248nm(stepper&scanner)0.13um200/300mmAI/CuArF:193nm90nm300mmAI/CuArF:193nm65/55nm300mmCuArF:193nm45/40nm300mmCuArFi:193(134nm)28nm300mmCuAr

26、Fi:193(134nm)22/20nm300mmCuArFi:193(134nm)14/16nm300mmCuArFi:193(134nm)10nm300mmCuArFi:193(134nm)7nm300mmCuEUVEUV:13.5nm/ArFi:193(134nm)5nm 3nm300mm 300mmCu CuEUV:13.5nm EUV:13.5nm資料來源：電子說、光源是光刻機核心之一，光刻機的工藝能力首先取決于其光源的波長。光源波長越短，激 發出的更小尺寸的光子。曝光方式分為 Stepper 和 Scanner 兩種。Stepper 一次性將整個區 域進行曝光；Scanner 將鏡

27、頭沿 Y 方向的一個細長空間曝光，硅片和掩模同時沿 X 方向移 動經過曝光區動態完成整個區域的曝光。Scanner 曝光圖像畸變小、一致性高，速度也更 快，所以目前主流光刻機都是 Scanner。下一代的工藝，就必須采用 EUV 光源的設備，三星 7nm 節點上已經采用了 EUV 設備。隨 著先進制程的進一步發展，EUV 光刻設備是必要設備。圖 11：光刻機在半導體各產品制程的應用資料來源：ASML、目前 EUV 技術主要運用在邏輯工藝制程中。由于三星、臺積電在 2019 年大規模量產 EUV 工藝，所以 2019 年是 ASML 的 EUV 光刻機大幅增長的一年。ASML 2019 年財報顯

28、示，全 年共計出貨 26 臺 EUV 光刻機，營收 118.2 億歐元，同比增長了 8%，EUV 光刻機的營收占 比從 2018 年的 23%提升到 31%。未來也會保持這個趨勢，預計 2020 年交付 35 臺 EUV 光刻機，2021 年則會達到 45 臺到 50 臺的交付量。ASML 還針對后續更為先進的 3 納米、2 納米制程的需求，開始規劃新一代 EUV 光刻機 EXE:5000 系列。 晶體管架構在半導體制程進化的過程中，um 級及高尺寸 nm 級采用的都是 MOS 結構，縮小尺寸就是 縮小了柵極橫向的寬度。隨著制程要求的進一步提高，如果采用 MOS 結構，線寬需要繼 續縮小，這會

29、造成源端和漏端短路，電路會因此失效，且飽和電流會過小。 為了解決這些問題，出現了 FinFET 技術和 FD-SOI 技術。FinFET 是一種場效應晶體管，其具有一從基材突出的狹窄半導體材料有源區域，因此， 類似于鰭(fin)。此鰭包括源極區域與漏極區域。鰭的有源區域通過淺溝槽隔離(shallow trench isolat1n, STI)而被分隔，一般通過二氧化娃(S12)。鰭式場效應晶體管也包括一位于源極區域與漏極區域之間的柵極區域。柵極區域形成于鰭的上表面與側壁，以包裹圍繞鰭。在柵極下方延伸且介于源極區域與漏極區域之間的鰭的部分為溝道區域。FD-SOI 技術是一種平面工藝，利用不同的起

30、始襯底，利用現有的 CMOS 平面制造方法的 性能并擴展其性能。FD-SOI 襯底具有一層超薄的絕緣體層掩埋氧化物，位于基底硅的頂 部。晶體管通道由非常薄的硅薄膜組成。在設計上，FD-SOI 技術比傳統的大體積 CMOS 具有更好的晶體管靜電特性，并減少了器件泄漏。圖 12：3D FinFET、FD-SOI 和 2D palnnar 結構對比資料來源：semiengineering、SOI 技術不需要在 Fab 廠上進行大量投資，且具有良好的背柵偏置選項。通過在 BOX 下 方創建后柵極區域，我們還可以控制電壓，這使其適用于低功耗應用。但 SOI 技術很難控 制晶片中的錫硅膜，故晶片的成本要高

31、于塊狀硅晶片，且 SOI 晶圓的供應商數量比較少， 這將使總工藝成本增加約 10。與 SOI 相比，FinFET 具有更高的驅動電流，應變技術可FinFET 制造工藝復雜。圖 13： FinFET 和 FD-SOI 對比資料來源：design-reuse、在應用上，FinFET 主要應用于高性能、高集成度領域，比如 GPU 和 CPU 等高性能器件。 FD-SOI 在 IoT、5G、AI 和 ADAS/自動駕駛中在成本和性能方面顯現出優勢。 兩種技術各有特點，未來在 40/28 納米，14/10 納米的 FD-SOI 和 FinFET 技術會共存一段 相當長時間。最終發展到 7 納米及以下時，

32、SOI 也將從 2D 發展到 3D，即發展為 SOI FinFET 工藝。這表明 SOI 與 FinFET 技術可能殊途同歸。 溝道材料溝道是連接 MOS 器件源和漏之間的一個導電區域，溝道材料影響電子在溝道中的遷移率。 半導體制程向更先進的節點邁進時，需要找到合適的溝道材料，加快電子在溝道中的移動 速度，提高器件的頻率。鍺及 III-V 族化合物具有這種特性，但是這些材料必須要具備與硅 材料兼容的工藝，因此目前 SiGe 是比較好的選擇。隨著這三個問題的解決，半導體制程向先進工藝發展。目前，臺積電和三星均已有 7nm 工藝，英特爾為 10nm 工藝，但從晶體管密度上看，英特爾 10nm 技術

33、可與三星和臺積電 的 7nm 技術媲美。圖 14：各廠先進制程發展圖資料來源：ICinsight、圖 15：Intel、TSMC、Samsung 各制程晶體管密度對比資料來源：techcenturion、拓墣產業研究院估計 2019 年 7nm 以下先進制程市場，臺積電占比高達 52%，英特爾憑借 其 10nm（相當于臺積電 7nm）的量產拿到了 25%的市場份額，三星的占比則為 23%。圖 16：7nm 以下先進制程市場份額資料來源：techcenturion、先進制程的優勢在哪里？從客戶端來看，目前選擇 7nm 工藝的客戶已經超過 10 多家（AMD、蘋果、Bitman、博通、 海思、聯發

34、科、英偉達、高通、賽靈思、平頭哥等），7nm EUV 至少有 5 家（AMD、蘋果、 海思、三星、高通），6nm 的客戶則除了以上的 5 家之外，還多了博通和聯發科，5nm 目 前已確認將采用的客戶則有 AMD、蘋果、海思、三星和賽靈思。這些客戶帶來龐大體量 的訂單給代工廠帶來高額營收，2019 年，臺積電作為唯一采用 7nm 工藝技術的純晶圓代 工廠，每片晶圓營收顯著增加。臺積電是唯一一家在 2019 年（13%）獲得比 2014 年更高 收入的純晶圓代工廠。相比之下，GlobalFoundries、UMC 和中芯國際（其最小工藝節點為 12/14nm）的 2019 年每片晶圓收入分別比 2

35、014 年下降了 2%、14%和 19%。圖 17：晶圓代工廠每片晶圓營收對比資料來源：ICinsight、除了晶圓代工和邏輯芯片制造外，三星、美光、SK Hynix 和 Kioxia/WD 等存儲器供應商 也在使用先進的工藝制造 DRAM 和 flash 存儲器組件。下游企業采用越來越先進的工藝， 未來先進制程會給制造廠商貢獻更多的營收。2.2. 晶圓尺寸從晶圓發展歷程來看，晶圓尺寸經歷了 2 英寸、4 英寸、5 英寸、6 英寸、8 英寸和 12 英 寸。晶圓的尺寸越大，在單片晶圓上制造芯片的數量就越多，單片芯片的分攤成本隨之降 低，并且晶圓片邊緣的損失會減小，因此發展大尺寸晶圓片有利于降低

36、成本，但同時對設 備和工藝的要求也越高。在同樣的工藝條件下，300mm 半導體晶圓的可使用面積超過 200mm 晶圓的兩倍以上，可使用率（衡量單位晶圓可生產的芯片數量的指標）是 200mm 硅片的 2.5 倍左右。圖 19 為不同尺寸晶圓面積對比，資料來源于文章 Critical Dimension Sample Planning for 300 mm Wafer Fabs（作者：Sung Jin Lee, Raman K. Nurani, Ph.D., Viral Hazari, Mike Slessor, KLA-Tencor Corporation, J. George Shanthik

37、umar, Ph.D., UC Berkeley）。圖 18：晶圓尺寸發展歷史圖 19：晶圓直徑與面積對比資料來源：Semi Media、資料來源：Yield Management Solutions、圖 20：每個技術節點的晶圓每單位面積的生產成本資料來源：Intel、晶圓的原材料就是硅片，晶圓尺寸、需求與硅片息息相關。全球半導體硅片市場最主流的 產品規格為 300mm 和 200mm，300mm 硅片出貨面積增長速度明顯高于 200mm 和 150mm。2018 年，300mm 硅片和 200mm 硅片市場份額分別為 63.83%和 26.14%，兩 種尺寸硅片合計占比接近 90%。圖 2

38、1：全球不同尺寸半導體硅片出貨面積資料來源：硅產業招股說明書、SEMI、200mm 硅片的發展：2011 年開始，200mm 半導體硅片市場占有率穩定在 25-27%之間。2016 年至 2017 年，由于汽車電子、智能手機用指紋芯片、液晶顯示器市場需求快速增 長，200mm 硅片出貨面積同比增長 14.68%。2018 年，受益于汽車電子、工業電子、物聯 網等應用領域的強勁需求，以及功率器件、傳感器等生產商將部分產能從 150mm 轉移至 200mm，帶動 200mm 硅片繼續保持增長。300mm 硅片的發展：自 2000 年全球第一條 300mm 芯片制造生產線建成以來，300mm 半導體

39、硅片市場需求增加，出貨面積不斷上升。2008 年，300mm 半導體硅片出貨量首次 超過 200mm 半導體硅片；2009 年，300mm 半導體硅片出貨面積超過其他尺寸半導體 硅片出貨面積之和。2000 年至 2018 年，由于移動通信、計算機等終端市場持續快速發 展，300mm 半導體硅片市場份額從 1.69%大幅提升至 63.83%，成為半導體硅片市場最主年，由于人工智能、區塊鏈、云計算等新興終端市場的蓬勃發展，300mm 半導體硅片出貨面積年均復合增長率為 8.36%。圖 22：全球不同尺寸半導體硅片出貨面積占比圖 23：硅晶圓尺寸與制程對應資料來源：SEMI、硅產業招股說明書、制程工

40、藝的進步對硅片面積要求更高。目前，90nm 及以下的制程主要使用 300mm 硅片， 90nm 以上的制程主要使用 200mm 或更小尺寸的硅片。隨著半導體制程的不斷縮小，芯 片生產的工藝愈加復雜，生產成本不斷提高，成本因素驅動硅片向著大尺寸的方向發展。 因此未來幾年，300mm 仍將是半導體硅片的主流品種。資料來源：觀研天下、下游產品中，大尺寸硅片能夠生產更多類型的產品，且尺寸越大，高端芯片需求越高。 不過近年來受到新興市場的驅動，八寸晶圓也面臨供不應求的局面。全球 8 英寸晶圓廠大 多擁有成熟的制程，運營時間較長從而可以讓固定成本和運營成本降低，適合多樣化產品 和特色工藝的開發。2.3.

41、晶圓產能自 2000 年以來，半導體產業靠著增加晶圓投片量來提高芯片出貨量，利用制程微縮讓每 片晶圓切割出更多芯片的貢獻并不多。從 20002019 年，每片晶圓切割出的良品芯片的 年平均成長率僅 0.9，但通過增加晶圓投片來增加的良品芯片的年平均成長率達 6.5。 總體來看，20002019 年全球每年新增加的芯片數量，有 86來自晶圓投片量增加，只 有 14是來自制程微縮讓每片晶圓切割出更多芯片。因此晶圓產能意味著潛在的銷售量， 是影響制造廠商營收的一大因素。從供需結構分析，供給端 2019Q4 硅片全球產能，200mm 已經回落至 500 萬片/月，同 2016 年周期啟動時同一水準，3

42、00mm 接近 600 萬片/月，落于景氣高點水位之下，考慮 到需求端芯片存在 1 高性能計算芯片/指紋識別 die 面積增大；2 新應用（5G/車聯網/云計 算）等所需硅含量提升，供需緊平衡已經出現。圖 24：200mm 硅片產能趨勢圖 25：300mm 硅片產能趨勢資料來源：SUMCO、資料來源：SUMCO、圖 26：300mm 硅片的產能及需求資料來源：SUMCO、根據制程節點劃分，200mm 當量晶圓月產能如下所示。先進制程的發展是晶圓需求的強 勁拉動力。圖 27：根據制程節點分類的全球 200mm 當量硅片月產能單位：百萬765.596.296.616.275.294.463.453

43、.5853.873.723.8843.3522.372.232.8 2.32.632.9521.05100.4303.881.463.98201720182019202310nm20nm-10nm28nm-20nm65nm-28nm0.2um-65nm 0.2um資料來源：ICinsight、截至 2019 年 12 月，全球排名前五名晶圓每月的產能超過 100 萬片晶圓（200mm 等效晶 圓），產能合計占全球晶圓總產能的 53。表 2：全球前五大晶圓廠產能情況 等效為 200mm 計算（千片/月）（千片/月）1三星韓國293429350%15.0%2臺積電中國臺灣243925053%12.

44、8%3美光美國168518419%9.4%4SK 海力士韓國163017437%8.9%5鎧俠/WD日本136114063%7.2%排名公司地區201812 產 能 201912 產 能同比全球市場份額資料來源：ICinsight、 截至 2019 年 12 月，三星擁有最多的晶圓產能，每月有 290 萬片 200mm 等效晶圓。 占全球總量的 15，其中約三分之二用于制造 DRAM 和 NAND 閃存設備。目前正在進行 的主要建設項目包括在其韓國華城和平澤以及中國西安的大型新工廠。 排在第二位的是臺積電（TSMC），這是世界上最大的純晶圓代工廠，每月產能約為 250 萬片晶圓，占全球總產能的

45、 12.8。該公司一直在其位于中國臺灣臺中的 Fab15 工廠（第 9 期/第 10 期大樓）中增加一個新工廠，并在其位于中國臺灣臺南的 Fab 14 工廠附近建造 一個新工廠（Fab18）。 美光擁有第三大產能，晶圓數量略多于 180 萬，占全球產能的 9.4。美光在 2019 年 的產能增長得益于其在新加坡的工廠開設的新 300mm 晶圓廠。該公司還收購了位于猶他 州 Lehi 的 IM Flash 合資工廠中的英特爾股份。美光科技計劃在 2020 年在弗吉尼亞州的馬 納薩斯開設第二家晶圓廠。 SK 海力士排第四，每月晶圓產能接近 180 萬晶圓（占全球總產能的 8.9）。其中 80 以上用于制造 DRAM 和 NAND 閃存芯