（1）High-k 柵介質層沉積依靠 ALD 技術。晶圓制造 65nm制程及以上中，集成電路主要通過沉積 SiO2薄膜形成柵極介質，但進入 45nm 制程特別是 28nm 之后，傳統的 SiO2柵介質層薄膜材料厚度需縮小至 1 納米以下，將產生明顯的量子隧穿效應和多晶硅耗盡效應，導致漏電流急劇增加、器件性能急劇惡化，此時用高 k 材料替代 SiO2 可優化器件性能。常見的高 k 材料包括 TiO2、HfO2、Al2O3、ZrO2、Ta2O5 等。其中 HfO2 的介電常數為 25，具有適合的禁帶寬度（5.8eV），因此 HfO2 作為柵介質層得到了業內廣泛的應用。高 k 材料的沉積要求原子級別的精確控制及沉積高覆蓋率和薄膜的均勻性，需要應用 ALD技術。2007 年，Intel 公司率先將 ALD 沉積的超薄 Hf 基氧化物薄膜作為柵介質層引入到45nm節點，獲得了功耗更低、速度更快的酷睿微處理器。