半導體行業專題報告：HBM高帶寬內存新一代DRAM解決方案-230424（33頁）.pdf

《半導體行業專題報告：HBM高帶寬內存新一代DRAM解決方案-230424（33頁）.pdf》由會員分享，可在線閱讀，更多相關《半導體行業專題報告：HBM高帶寬內存新一代DRAM解決方案-230424（33頁）.pdf（33頁珍藏版）》請在三個皮匠報告上搜索。

1、分析師：吳文吉登記編號：S1220521120003HBM高帶寬內存：新一代DRAM解決方案證券研究報告半導體行業/專題報告2023年04月24日投資要點HBM概覽：JEDEC定義了三類DRAM標準，以滿足各種應用的設計要求，HBM與GDDR屬于圖形DDR，面向需要極高吞吐量的數據密集型應用程序，例如圖形相關應用程序、數據中心加速和AI。HBM演進必要性：解決存儲墻瓶頸刺激內存高帶寬需求。HBM（High Bandwidth Memory，高帶寬內存）：一款新型的CPU/GPU內存芯片，將很多個DDR芯片堆疊在一起后和GPU封裝在一起，實現大容量，高位寬的DDR組合陣列。通過增加帶寬，擴展內存

2、容量，讓更大的模型，更多的參數留在離核心計算更近的地方，從而減少內存和存儲解決方案帶來的延遲。HBM提高有效帶寬途徑：Pseudo Channel Mode偽通道。HBM2的主要增強功能之一是其偽通道模式，該模式將通道分為兩個單獨的子通道，每個子通道分別具有64位I/O，從而為每個存儲器的讀寫訪問提供128位預取。HBM結構：通過TSV將數個DRAM die垂直堆疊。HBM主要是通過硅通孔（Through Silicon Via,簡稱“TSV”）技術進行芯片堆疊，以增加吞吐量并克服單一封裝內帶寬的限制，將數個DRAM裸片像樓層一樣垂直堆疊。較傳統封裝方式，TSV技術能夠縮減30%體積，并降低5

3、0%能耗。從技術角度看，HBM促使DRAM從傳統2D加速走向立體3D，充分利用空間、縮小面積，契合半導體行業小型化、集成化的發展趨勢。HBM突破了內存容量與帶寬瓶頸，被視為新一代DRAM解決方案。HBM技術演進：目前SK海力士為唯一量產新世代HBM3供應商。2022年1月，JEDEC組織正式發布了新一代高帶寬內存HBM3的標準規范，繼續在存儲密度、帶寬、通道、可靠性、能效等各個層面進行擴充升級。HBM的不足：系統搭配缺乏靈活性（出廠后無法容量擴展），內存容量受限，訪問延遲較高。HBM與其他DDR的替代關系比較分析：HBM+DDR協同發展，HBM負責高帶寬小容量，DDR負責稍低帶寬大容量。HBM

4、競爭格局與應用市場：三巨頭壟斷，受益于AI服務器市場增長。據TrendForce集邦咨詢研究顯示，2022年三大原廠HBM市占率分別為SK 海力士（SK hynix）50%、三星（Samsung）約40%、美光（Micron）約10%。新思界預測2025E中國HBM需求量將超過100萬顆。相關標的：存儲：兆易創新封裝：長電科技，通富微電，深科技風險提示：1）半導體下游需求不及預期；2）技術發展不及預期；3）行業競爭加劇。資料來源：新思、海力士、瀾起科技等官網，半導體行業觀察，Yole等，方正證券研究所整理2FZdYiXnVaUlWuVqZrYbR8Q9PtRnNtRsRfQnNsOlOoMtO

5、8OoPqQvPoOuMuOtPqPHBM概覽1相關標的：瀾起科技23JEDEC定義三類DRAM標準：HBM屬于細分圖形DDRHBM演進必要性：解決存儲墻瓶頸刺激內存高帶寬需求HBM結構：通過TSV將數個DRAM die垂直堆疊HBM提高有效帶寬途徑：Pseudo Channel Mode偽通道HBM技術演進：目前SK海力士為唯一量產新世代HBM3供應商HBM與其他DDR的替代關系比較分析：HBM+DDR協同發展HBM競爭格局與應用市場：三巨頭壟斷，受益于AI服務器市場增長HBM促使DRAM從傳統的2D加速走向3D催化1：互連類芯片，全球領跑者乘DDR5滲透之風催化2：CXL與PCIe等彌補高

6、速發展的HBM內存局限弱勢目錄分類概覽：JEDEC定義三類DRAM標準資料來源：新思官網，方正證券研究所整理4DRAM-based SDRAMs標準DDR移動DDR圖形DDR面向筆記本電腦、臺式機和消費類應用面向移動和汽車這些對規格和功耗非常敏感的領域，提供更窄的通道寬度和多種低功耗運行狀態面向需要極高吞吐量的數據密集型應用程序，例如圖形相關應用程序、數據中心加速和AIDIMMsDRAM on PCBDRAM on PCB,PoPDRAM on PCB(GDDR)TSV and Interposer(HBM)R/LRDIMMsU/SODIMMsDiscrete DRAMs面向服務器、云計算、網

7、絡、數據中心支持更寬的通道寬度、更高的密度和不同的形狀尺寸面向數字家庭等消費類應用DDR4DDR5LPDDR4LPDDR5JEDEC定義了三類DRAM標準，以滿足各種應用的設計要求DDR SDRAM（簡稱 DRAM）通過在雙列直插式存儲模塊(DIMM)或分立式 DRAM 解決方案中提供密集、高性能和低功耗的存儲器解決方案，以滿足此類存儲器要求，雙數據速率(DDR)同步動態隨機存取存儲器(SDRAM)已成為主系統存儲器最主流的存儲器技術。上述三種 DRAM 類別使用相同的 DRAM 陣列進行存儲，以電容器作為基本存儲元件；每個類別都提供獨特的架構功能（數據速率和數據寬度自定義、主機和 DRAM

8、之間的連接選項、電氣規格、I/O（輸入/輸出）端接方案、DRAM 電源狀態、可靠性特性等），旨在最好地滿足目標應用程序的要求。HBM演進必要性：解決存儲墻瓶頸刺激內存高帶寬需求資料來源：半導體行業觀察，海力士官網，方正證券研究所整理5存儲芯片關鍵：提升內存帶寬“內存墻”：存儲與運算之間數據交換通路窄以及由此引發的高能耗兩大難題內存帶寬要求HBM（High Bandwidth Memory，高帶寬內存）：一款新型的CPU/GPU內存芯片，其實就是將很多個DDR芯片堆疊在一起后和GPU封裝在一起，實現大容量，高位寬的DDR組合陣列。通過增加帶寬，擴展內存容量，讓更大的模型，更多的參數留在離核心計算

9、更近的地方，從而減少內存和存儲解決方案帶來的延遲。HBMCPU核數的增加需要內存帶寬和容量的相應增長HBM2的主要增強功能之一是其偽通道模式（Pseudo Channel Mode），該模式將通道分為兩個單獨的子通道，每個子通道分別具有64位I/O，從而為每個存儲器的讀寫訪問提供128位預取。HBM提高有效帶寬途徑：Pseudo Channel Mode偽通道資料來源：海力士官網，CSDN，方正證券研究所整理6偽通道模式示意圖及與傳統模式的對比偽通道以相同的時鐘速率運行，共享行和列命令總線以及CK和CKE輸入。但是，它們具有獨立的存儲體，分別解碼和執行命令。海力士表示，偽通道模式可優化內存訪問

10、并降低延遲，從而提高有效帶寬。HBM結構：通過TSV將數個DRAM die垂直堆疊資料來源：美光官網，半導體行業觀察，方正證券研究所整理7HBM主要是通過硅通孔（Through Silicon Via,簡稱“TSV”）技術進行芯片堆疊，以增加吞吐量并克服單一封裝內帶寬的限制，將數個DRAM裸片像樓層一樣垂直堆疊。SK海力士表示，TSV是在DRAM芯片上搭上數千個細微孔并通過垂直貫通的電極連接上下芯片的技術。該技術在緩沖芯片上將數個DRAM芯片堆疊起來，并通過貫通所有芯片層的柱狀通道傳輸信號、指令、電流。相較傳統封裝方式，TSV技術能夠縮減30%體積，并降低50%能耗。HBM結構圖：裸片之間通過

11、TSV技術連接HBM DRAM DieHBM DRAM DieHBM DRAM DieHBM DRAM DieTSVMicrobumpBASE DiePHYPHYAP/GPU/TPUSi INTERPOSEROrganic SubstrateHBM結構：通過TSV將數個DRAM die垂直堆疊資料來源：美光官網，半導體行業觀察，方正證券研究所整理8憑借TSV方式，HBM大幅提高了容量和數據傳輸速率。與傳統內存技術相比，HBM具有更高帶寬、更多I/O數量、更低功耗、更小尺寸。HBM的高帶寬離不開各種基礎技術和先進設計工藝的支持。由于HBM是在3D結構中將一個邏輯die與4-16個DRAM die

12、堆疊在一起，因此開發過程極為復雜。美光HBM2E DRAM的內部組織為8個獨立通道A到H（如下圖），適用于4高和8高的DRAM配置。每個通道都配備有自己的時鐘、命令/地址和數據接口，并且可以完全獨立于其他通道運行。美光HBM2E的通道結構美光HBM2E SiP封裝示例Si InterposerDRAM每個通道內存容量加倍通道數和內存帶寬對于4高和8高配置相同Pseudo Channel Mode偽通道模式偽通道模式BankDRAM技術路線：HBM促使DRAM從傳統的2D加速走向3D資料來源：半導體行業觀察，Yole，方正證券研究所整理9從技術角度看，HBM促使DRAM從傳統2D加速走向立體3D

13、，充分利用空間、縮小面積，契合半導體行業小型化、集成化的發展趨勢。HBM突破了內存容量與帶寬瓶頸，被視為新一代DRAM解決方案，業界認為這是DRAM通過存儲器層次結構的多樣化開辟一條新的道路，革命性提升DRAM的性能。各大廠商DRAM技術路線圖注：路線圖閾值：10000 WPM可出貨生產量HBM技術演進：目前SK海力士為唯一量產新世代HBM3供應商資料來源：半導體行業觀察，海力士官網，新思官網，方正證券研究所整理10HBM3相對于HBM2E的改進項2022年1月，JEDEC組織正式發布了新一代高帶寬內存HBM3的標準規范，繼續在存儲密度、帶寬、通道、可靠性、能效等各個層面進行擴充升級。JEDE

14、C表示，HBM3是更高帶寬、更低功耗和單位面積容量的解決方案，對于高數據處理速率要求的應用場景來說至關重要，比如圖形處理和高性能計算的服務器。各代HBM產品的數據傳輸路徑配置(2016)HBM2Bandwidth256GB/sI/O Speed 2.0Gbps(2018)HBM2EBandwidth460GB/sI/O Speed 3.6Gbps(2021)HBM3Bandwidth 665GB/sI/O Speed 5.2GbpsHBM3Bandwidth 1075GB/sI/O Speed 8.4GbpsNext帶寬I/O 速率改進的信道和時鐘架構：獨立通道數從8個翻番到16個，再加上虛擬

15、通道，單顆支持32通道支持4層、8層和12層TSV堆棧，并為未來擴展至16層TSV堆棧做好準備高容量：每個存儲層容量8/16/32Gb，單顆容量起步4GB(8Gb 4-high)、最大容量64GB(32Gb 16-high)支持平臺級RAS可靠性，集成ECC校驗糾錯，支持實時錯誤報告與透明度改善散熱內核die內核die內核dieHBM2低功耗：主接口使用0.4V低擺幅調制，運行電壓降低至1.1V高性能：傳輸數據率在HBM2基礎上再次翻番，每個引腳的傳輸率為6.4Gbps，配合1024-bit位寬，單顆最高帶寬可達819GB/s如果使用四顆，總帶寬就是3.2TB/s，六顆則可達4.8TB/sHB

16、M性能演進HBM2EHBM3基礎die基礎die基礎dieDQDQDQDRAM單元DRAM單元DRAM單元硅通孔(TSV)硅通孔(TSV)硅通孔(TSV)HBM的不足：出廠后無法容量擴展，內存容量受限，訪問延遲較高資料來源：EET，方正證券研究所整理11不足1：系統搭配缺乏靈活性2013年，HBM由SK Hynix首度制造問世，同年，HBM被JEDEC（電子元器件工業聯合會）的JESD235標準采用。第一顆應用了HBM存儲的GPU是2015年的AMD Fiji（Radeon R9 Fury X）；2016年三星開始大規模量產HBM2英偉達Tesla P100是最早采用HBM2存儲的GPU。HB

17、M與主芯片封裝在一起，不存在容量擴展的可能，在出廠時就已經確定規格。而且它和現在筆記本設備上，DDR內存焊死在主板上還不一樣，HBM是由芯片制造商整合到芯片上的其靈活性會更弱，對OEM廠商而言尤其如此，雖然現在某些高端系統，存在HBM+DDR的解決方案，即兩種內存作為不同層級的存儲系統來調配。不足2：內存容量相比DDR受局限雖說一片HBM封裝就可以堆8層DRAM die，但實際上每層僅8Gbit，那么8層就是8GByte；像A64FX超算芯片留4個HBM接口，也就是4個HBM堆棧封裝，則一顆芯片也就總計32GByte容量。消費市場上普通PC需要堆大于32GByte的內存非常常見，不僅是PC、服

18、務器主板上可擴展的內存插槽亦很常見，某些DDR4/5 DIMMs內存顆粒也在進行DRAM die的堆疊，比如，采用比較高端的DRAM die堆疊，2-rank的RDIMM(registered DIMMs)能實現128GByte容量考慮高端服務器96個DIMM插槽，即至多12TByte的容量。不足3：訪問延遲高對于PC而言，HBM一直都沒有應用于CPU主內存的一個重要原因在于其延遲很高。當代的DDR內存，在規格上普遍會標CL（CAS延遲，列尋址所需的時鐘周期，表示讀取延遲的長短）。CAS延遲，是指從讀取指令（與Column Address Strobe）發出，到數據準備就緒的過程，中間的等待時

19、間，即在內存控制器告訴內存，需要訪問某個特定位置的數據后，需要若干個周期的時間以后才能抵達該位置并執行控制器發出的指令。CL是內存延遲中最重要的參數。就延遲長短來說，這里的“周期”其實還需要乘以每周期的時間（越高的整體工作頻率，則表明每周期時間越短）。HBM的頻率的確比DDR/GDDR低很多，三星此前的Flarebolt HBM2內存每pin的傳輸帶寬是2Gbit/s，差不多是1GHz的頻率;后來有加壓提頻到1.2GHz的產品。三星當時提到這個過程還需要考慮降低超過5000個TSV之間的并行時鐘干擾;而且要增加DRAM die之間的散熱bump數量，來緩解發熱問題。HBM VS GDDR：美光

20、的圖形DDR產品對比資料來源：美光官網，Micro&analyst research，方正證券研究所整理12GDDR5GraphicsGDDR5XGraphicsGDDR6GraphicsAI Inference AcceleratorGDDR6XGraphicsAI Inference AcceleratorHBM2AI Training AcceleratorHBM2EAI Training AcceleratorApplication Type(Example)GTX 1070RX 580TitanXTitan RTXRX5700 XTGeForce RTX3080 and GeForc

21、e RTX3090Tesla V100Radeon Instinct MI50Expected#of placements812121244-6Gb/s/pin811.414-1619-211.75-23.2-3.6GB/s/placement324556-6476-84224-256410-461GB/s/system256547672-768912-1008896-10241638-2765Configuration(Example)256 I/O(8pcs 32 I/O package)384 I/O(12pcs 32 I/O package)384 I/O(12pcs 32 I/O p

22、ackage)384 I/O(12pcs 32 I/O package)4096 I/O(4pcs 1024 I/O Cube)4096 I/O(4pcs 1024 I/O Cube)6144 I/O(6pcs 1024 I/O Cube)Frame buffer of Typical System8GB12GB12GB12GB16-32GB32-96GBAVG Device Power(pJ/bit)9.08.07.57.257.06.0Typical I/O channelPCB(P2P SM)PCB(P2P SM)PCB(P2P SM)PCB(P2P SM)Si Interposer(2

23、.5D Integration)Si Interposer(2.5D Integration)HBM VS GDDR：封裝形式&應用資料來源：美光官網，半導體屋，方正證券研究所整理13高性能的系統驅動超帶寬解決方案HBM和GDDR封裝形式對比HBM與主芯片封裝在一起數據中心正在不斷發展，以解決快速有效地存儲、移動和分析數據的挑戰。在很大程度上，這種演變是由如下圖所示的四種高性能應用程序趨勢驅動的。傳統游戲和專業可視化主要是在PC領域，并滿足于快速GDDR內存的創新。但隨著人工智能(AI)訓練和推理以及高性能計算的發展，我們看到數據中心對最快內存、高帶寬內存（HBM）的使用越來越多。應用程序架構

24、師必須在這些段中找到可能的最大帶寬。HBM VS 其他DDR：性能對比資料來源：Tech Design Forum，新思官網，方正證券研究所整理14DDR4DDR5HBM2GDDR5LPDDR4LPDDR5ApplicationsServersPCsconsumerServersPCsconsumerGraphics,HPCGraphicsMobile,auto,consumerMobile,auto,consumerTypical interface(primary)Server:64+8 bitsServer:dual channel,32+8 bitsOctal channel,128-

25、bit(1024 bits total)Multi-channel,32-bitsMobile:quad channel,16-bit(64-bits total)Mobile:quad channel,16-bit(64-bits total)Typical interface(secondary)Consumer:32 bitsConsumer:32 bitsNoneNoneDual channel,16-bit(32-bits total)Dual channel,16-bit(32-bits total)Max Pin BW3.2 Gb/s6.4 Gb/s2.02.4 Gb/s8 Gb

26、/s4.267 Gb/s6.4 Gb/sMax I/F BW25.6 GB/s51 GB/s307 GB/s 32 GB/s34 GB/s51 GB/s#Pins/channel380 pins 380 pins 2860 pins 170 pins 350 pins 370 pinsMax capacity3DS RDIMM:128 GB3DS RDIMM:256 GB4H Stack:4 GBOne channel:1 GB4 channels:2 GB4 channels:4 GBPeak volumes*Price per GB$HBM+DDR：HBM負責高帶寬小容量，DDR負責稍低帶

27、寬大容量資料來源：海力士官網，新浪財經，財聯社，方正證券研究所整理15海力士服務器方案示意圖HBM重新調整了內存的功耗效率，能大幅提高數據處理速度，是當下速度最快的DRAM產品，其每瓦帶寬比GDDR5高出3倍還多，且HBM比GDDR5節省了94%的表面積。高帶寬、高延遲特性，決定了HBM非常適用于高端GPU顯存，這類負載的特點是需要高帶寬，而對延遲并沒有那么敏感。但對于電腦來說，要求各種隨機存儲訪問，對延遲天生有著更高的敏感度，而且對低延遲的要求往往還高于對高帶寬的要求，再加上HBM成本很高，至少就短期來看，HBM很難在PC上替代DDR。在服務器上，有HBM+DDR搭配使用的方案，HBM負責高

28、帶寬小容量，DDR負責稍低帶寬大容量。HBM競爭格局&應用市場：三巨頭壟斷，受益于AI服務器市場增長資料來源：IT之家，TrendForce，新浪財經，財聯社，新思界，方正證券研究所整理16全球HBM市場規模25億美元2025E2023E12億美元2025E中國HBM需求量100萬顆HBM市場規模應用市場HBM廠商GPU網絡交換及轉發設備（如路由器、交換器）AI加速器超計算機高能效服務器智能駕駛AI服務器HBM約占整個DRAM市場的1.5%，整體市占率水平尚低2022年競爭格局50%40%10%2023年競爭格局53%38%9%高階深度學習AI GPU的規格刺激 HBM產品更迭 2023下半年

29、NVIDIA H100與AMD MI300搭載HBM3 SK海力士作為目前唯一量產新世代HBM3產品的供應商 三星、美光則預計陸續在今年底至明年初量產20222023(E)2024(F)2025(F)2026(F)2027(F)9.0%15.4%10.0%12.7%11.3%15.0%ServerAI serverFuture AI ServerServer DRAM Content500600GB1.21.7TB2.22.7TBServer SSD Content4.1TB4.1TB8TBHBM Usage-320640GB5121024GB2022-2027年全球AI服務器出貨量年成長率預

30、估一般服務器與AI服務器平均容量差異相關內存模組市場規模資料來源：Yole，方正證券研究所整理17每一代新的DDR在容量、數據速率和功耗方面都有改進。然而，與此同時，模塊設計人員面臨著新的信號完整性挑戰，這使得在更高的速度下實現更高的模塊容量變得更加困難。為了解決這些問題，需要特定的內存條芯片。相關DIMM芯片組市場規模資料來源：Yole，方正證券研究所整理18根據Yole，隨著最新一代DDR，每個模塊的DIMM芯片數量有所增加。模塊上芯片組包括RCD,DB,PMIC,SPD集線器和溫度傳感器芯片，用于最先進的模塊。DDR5的滲透將導致DIMM芯片組市場在2028年達到約40億美元，CAGR2

31、1-28為約28%。2021-2028年全球DIMM芯片組市場規模按接口世代劃分的DDR bit出貨量細目歷史(2015-2020)；預測(2021-2026)除了DDR之外，各種新的開放接口和協議目前正在開發中:CXL、Gen-Z、OpenCAPI、CCIX。其中，CXL在AI/HPC數據中心應用中勢頭強勁，在容量和密度方面為連接高容量DRAM和SCM技術(如3D XPoint)提供了最佳點。HBM概覽1相關標的：瀾起科技219JEDEC定義三類DRAM標準：HBM屬于細分圖形DDRHBM演進必要性：解決存儲墻瓶頸刺激內存高帶寬需求HBM結構：通過TSV將數個DRAM die垂直堆疊HBM提

32、高有效帶寬途徑：Pseudo Channel Mode偽通道HBM技術演進：目前SK海力士為唯一量產新世代HBM3供應商HBM與其他DDR的替代關系比較分析：HBM+DDR協同發展HBM競爭格局與應用市場：三巨頭壟斷，受益于AI服務器市場增長HBM促使DRAM從傳統的2D加速走向3D催化1：互連類芯片，全球領跑者乘DDR5滲透之風催化2：CXL與PCIe等彌補高速發展的HBM內存局限弱勢目錄內存拓展需求催漲CXL及PCIe芯片需求資料來源：海力士官網，方正證券研究所整理20計算高速鏈路（CXL）利用PCIe（外圍組件互連高速）接口，是一種新的標準化接口，有助于提高 CPU、GPU、加速器和內存

33、的效率。海力士CXL 2.0方案使用CXL前內存容量要求CXL內存的主要優勢在于可擴展性：CXL允許靈活擴展現有服務器系統無法提供的內存，其中內存容量和性能在采用特定服務器平臺時是固定的。CXL的增長潛力是無限的，因為它是運行AI和大數據應用程序的高性能計算系統的有前途的新接口。資料來源：新思官網，方正證券研究所整理21CXL在新興HPC應用內存可組合性和分解方面的優勢根據新思官網，計算結果表明，CXL 2.0引入的內存池理論上可至少支持1.28拍字節(PB)的CXL附加內存，如果在CXL 3.0中引入多級切換和其他功能，甚至可支持更高的內存容量。這為解決大規模計算問題提供了新思路，使多個主機

34、可以一邊處理大量問題，一邊同時訪問整個數據集。例如，假設系統可以一次性處理整個問題，而不是將問題分解成更小的部分，那么通過訪問1拍字節的內存，就可以創建全新的模型并對其編碼，以此來處理復雜的問題（例如，模擬氣候變化）。CXL 3.0中引入的高級結構功能是基于前幾代及其傳統樹基架構的一次轉變。新架構支持多達4,096個節點，每個節點都能夠通過基于端口的路由(PBR)機制與另一個節點相互通信。節點可以包括CPU主機、CXL加速器（無論是否包含內存）、PCIe設備或全局結構連接內存(GFAM)設備。GFAM設備是一種3型設備，可有效地充當共享內存池，其I/O空間屬于一個主機或結構管理器。配置后，CX

35、L結構中的其他主機和設備可以直接訪問GFAM設備的池式內存。GFAM設備帶來了很多新的可能性，可以根據特定的負載需求構建由計算和內存元件組成的系統。例如，通過訪問1太字節或1拍字節的內存，可以創建全新的模型來應對像繪制人類基因組圖譜一樣復雜的挑戰。有助于在內存和存儲應用推廣CXL的一些關鍵特性特性何時引入一致性和低延遲在 CXL 1.0/1.1 中引入切換在 CXL 2.0 中引入，作為 CXL.mem 的單級切換在 CXL 3.0 中擴展為多級切換，適用于所有協議內存池和共享在 CXL 2.0 中引入了內存池，支持 MLD在 CXL 3.0 中增加了共享功能結構在 CXL 3.0 中引入CX

36、L通過單一接口實現介質獨立，例如DDR3/4/5，優化內存/存儲CXL通過單一接口實現介質獨立，例如DDR3/4/5、LPDDR 3/4/5、優化內存/存儲一直以來，只有幾種方法可以為加速器或其他SoC增加內存。最常見的方法是添加額外DDR內存通道來支持更多標準DDR內存模塊。另一種可行的方法是，將內存與SoC集成在同一個封裝內，借助CXL，可以將內存放在非常類似于PCIe總線的東西上（CXL使用PCIe PHY和電氣元件）。這讓系統能夠使用帶有標準CXL接口的卡來支持更多的內存模塊，而無需額外DDR通道。下圖舉例說明了如何大幅增加SoC可訪問的內存：從內存量（GB）和內存類型（RAM或持久內

37、存）兩方面來說明。通過使用這種方法，內存開始變得類似于資源池，可由多個主機通過切換功能進行訪問；切換功能在CXL 2.0中首次引入，并在CXL 3.0中得到顯著擴展。資料來源：新思官網，方正證券研究所整理22另一個優點：SoC的CXL引腳不必專用于內存的，而是可用于連接任何具有CXL接口的設備，包括額外的CXL交換機、GFAM設備或芯片間互連。從上圖（CXL通過單一接口實現介質獨立，例如 DDR3/4/5、LPDDR 3/4/5、優化內存/存儲）可以看出，CXL可以解決阻礙多系統訪問可擴展內存池開發的問題它取消了專有互連，因此任何需要的CPU、GPU或張量處理單元(TPU)可以訪問基于標準的C

38、XL接口設計的額外內存。CXL最終將允許連接到大量的內存模塊，包括SSD、DDR DRAM和新興的持久內存。CXL具有低延遲、一致性、內存池和共享等功能，這使其成為一種可行的技術，讓系統架構師可以創建大型的易失性和持久內存池，這些內存將會擴展到多個基礎架構池，成為真正的共享資源。CXL兼具內存分解與可組合性優勢2022年閃存峰會傳達的一個明確信號是，CXL是用于匯集和共享聯網內存設備的新興領先架構，主要用于DRAM和NAND閃存設備。CXL現已收購了Z世代和 OpenCAPI，進一步擴大和增加了CXL可以處理的應用的范圍和類型。CXL可在多個主機之間實現精細的內存分配（匯集）和共享資料來源：新

39、思官網，方正證券研究所整理23CXL優勢1【內存分解】：能夠將內存擴展到各種設備，同時仍允許多個服務器進行共享和保持一致性，使得內存不再聚合并專用于單個設備或服務器。CXL優勢2【可組合性】：能夠根據需要將分解后的內存分配給特定CPU 或 TPU，結果是可大幅提高內存利用率。兩大產品條線資料來源：瀾起科技官網，方正證券研究所整理互連類芯片津逮服務器平臺內存接口芯片內存模組配套芯片PCIe RetimerMXC芯片CKD芯片津逮CPU混合安全內存模組Gen1.0 DDR5 RCD/DBPCIe 5.0/CXL 2.0 RetimerCXL內存擴展控制器芯片全新第四代津逮CPU已量產最高技術產品D

40、DR5 SPD/TS/PMIC全新第三代津逮CPU全新第二代津逮CPU全新第一代津逮CPUHSDIMMHSDIMM-Lite在研/試產產品Gen1.0 DDR5 MCR DB/RCDPCIe 6.0 RetimerGen1.0 DDR5時鐘驅動器Gen2.0/3.0 DDR5 RCD24瀾起科技 業務版圖資料來源：方正證券研究所整理內存接口芯片內存模組配套芯片PCIe Retimer芯片MXC 芯片寄存緩沖器RCD數據緩沖器DBMCR RCD/DB芯片(研發階段)CKD 芯片串行檢測集線器SPD溫度傳感器TS電源管理芯片PMICPCIe 4.0 RetimerPCIe 5.0 RetimerC

41、XL 內存擴展控制器芯片2022年5月公司全球首發DDR5第一子代時鐘驅動器已推出工程樣片計劃2023年底完成量產版本研發并實現出貨應用于各種緩沖式內存模組，包括RDIMM及LRDIMM等，滿足高性能服務器對高速、大容量的內存系統的需求適用于DDR5 RDIMM、LRDIMM、UDIMM、SODIMM等內存模組為服務器、存儲設備及硬件加速器等應用場景提供可擴展的高性能PCIe互連解決方案為CPU及基于CXL協議的設備提供高帶寬、低延遲的高速互連解決方案，實現CPU與CXL設備之間的內存共享用于新一代臺式機和筆記本電腦內存，滿足高速時鐘信號的完整性和可靠性要求互連類芯片瀾起科技互聯類芯片產品布局

42、25內存接口芯片RCD+DB*10內存模組配套芯片SPD+PMIC+TS*2資料來源：科創板日報，電子發燒友，聚辰股份2021年年報，瀾起科技官網，方正證券研究所整理以每臺計算機搭載1-2條內存，每臺服務器搭載10-12條內存計算，2021年計算機和服務器領域對DDR內存的需求量超過4.84億條，下游DDR內存模組行業增規模的提升將帶動應用于DDR內存模組的內存接口芯片及配套芯片產品需求量持續加。目前DDR5內存接口芯片的競爭格局與DDR4世代類似，全球只有三家供應商可提供DDR5第一子代的量產產品，分別是瀾起科技、瑞薩電子和Rambus，瀾起科技在內存接口芯片的市場份額保持穩定。在配套芯片上

43、，SPD和TS目前主要的兩家供應商是瀾起科技和瑞薩電子，瀾起科技是目前全球可以提供DDR5內存接口及模組配套芯片全套解決方案的兩家供應商之一。瀾起科技催化1：互連類芯片，全球領跑者乘DDR5滲透之風DDR5 LRDIMM內存接口及模組配套芯片解決方案示意圖內存接口芯片：瀾起科技發明的DDR4全緩沖“1+9”架構被JEDEC 國際標準采納，該架構在DDR5世代演化為“1+10”框架，繼續作為LRDIMM的國際標準。DDR5 LRDIMM“1+10”基礎架構包括一顆RCD芯片和十顆DB芯片。內存模組配套芯片：根據JEDEC組織的定義，在DDR5世代，服務器內存模組需要配置三種配套芯片，包括一顆SP

44、D芯片、一顆PMIC芯片和兩顆TS芯片；普通臺式機、筆記本電腦的內存模組UDIMM、SODIMM上，需要配置兩種配套芯片，包括一顆SPD芯片和一顆PMIC芯片。26瀾起科技催化2：CXL與PCIe等彌補高速發展的HBM內存局限弱勢資料來源：瀾起科技官網，方正證券研究所整理27瀾起科技的CXL內存擴展控制器（MXC）芯片是一款Compute Express Link(CXL)DRAM內存控制器，屬于CXL協議所定義的第三種設備類型。該芯片支持JEDEC DDR4和DDR5標準，同時也符合CXL 2.0規范，支持PCIe5.0的速率。針對HBM內存相比DDR有局限的情況，瀾起科技的CXL芯片可為C

45、PU及基于CXL協議的設備提供高帶寬、低延遲的高速互連解決方案，從而實現CPU與各CXL設備之間的內存共享，在大幅提升系統性能的同時，顯著降低軟件堆棧復雜性和數據中心總體擁有成本（TCO）。該MXC芯片專為內存AIC擴展卡、背板及EDSFF內存模組而設計，可大幅擴展內存容量和帶寬，滿足高性能計算、人工智能等數據密集型應用日益增長的需求。瀾起科技的CXL內存擴展控制器（MXC）芯片的典型應用場景瀾起科技催化2：CXL與PCIe等彌補高速發展的HBM內存局限弱勢資料來源：瀾起科技官網，方正證券研究所整理28瀾起科技的PCIe Retimer芯片，采用先進的信號調理技術來補償信道損耗并消除各種抖動源

46、的影響，從而提升信號完整性，增加高速信號的有效傳輸距離，為服務器、存儲設備及硬件加速器等應用場景提供可擴展的高性能PCIe互連解決方案。其中，PCIe 4.0 Retimer芯片符合PCIe 4.0基本規范，PCIe 5.0/CXL 2.0 Retimer符合PCIe 5.0和CXL 2.0基本規范，支持業界主流封裝，功耗和傳輸延時等關鍵性能指標達到國際先進水平，并已與CPU、PCIe交換芯片、固態硬盤、GPU及網卡等進行了廣泛的互操作測試。瀾起科技的PCIe Retimer芯片的典型應用場景瀾起科技：可比公司估值資料來源：Wind，方正證券研究所整理29注：上述公司的歸母凈利潤預測值均采用W

47、ind一致預期值。2023年4月21日證券代碼證券簡稱市值（億元）歸母凈利潤（億元）市盈率（倍）TTM2023E2024E2025ETTM2023E2024E2025E002180.SZ納思達578.74 18.63 27.07 36.80 42.29 31.07 21.38 15.73 13.69 603986.SH兆易創新843.19 27.81 26.32 32.52-30.32 32.04 25.93-688385.SH復旦微電366.07 10.77 15.06 19.21 23.32 34.00 24.31 19.05 15.70 688047.SH龍芯中科609.52 0.51

48、2.36 4.36-1,199.80 258.17 139.88-均值83.98 48.94 14.69 688008.SH瀾起科技818.66 12.99 18.37 26.69-63.00 44.57 30.67-風險提示 半導體下游需求不及預期；技術發展不及預期；行業競爭加劇。30分析師聲明作者具有中國證券業協會授予的證券投資咨詢執業資格，保證報告所采用的數據和信息均來自公開合規渠道，分析邏輯基于作者的職業理解，本報告清晰準確地反映了作者的研究觀點，力求獨立、客觀和公正，結論不受任何第三方的授意或影響。研究報告對所涉及的證券或發行人的評價是分析師本人通過財務分析預測、數量化方法、或行業比

49、較分析所得出的結論，但使用以上信息和分析方法存在局限性。特此聲明。免責聲明本研究報告由方正證券制作及在中國（香港和澳門特別行政區、臺灣省除外）發布。根據證券期貨投資者適當性管理辦法，本報告內容僅供我公司適當性評級為C3及以上等級的投資者使用，本公司不會因接收人收到本報告而視其為本公司的當然客戶。若您并非前述等級的投資者，為保證服務質量、控制風險，請勿訂閱本報告中的信息，本資料難以設置訪問權限，若給您造成不便，敬請諒解。在任何情況下，本報告的內容不構成對任何人的投資建議，也沒有考慮到個別客戶特殊的投資目標、財務狀況或需求，方正證券不對任何人因使用本報告所載任何內容所引致的任何損失負任何責任，投資

50、者需自行承擔風險。分析師聲明與免責聲明本報告版權僅為方正證券所有，本公司對本報告保留一切法律權利。未經本公司事先書面授權，任何機構或個人不得以任何形式復制、轉發或公開傳播本報告的全部或部分內容，不得將報告內容作為訴訟、仲裁、傳媒所引用之證明或依據，不得用于營利或用于未經允許的其它用途。如需引用、刊發或轉載本報告，需注明出處且不得進行任何有悖原意的引用、刪節和修改。公司投資評級的說明強烈推薦：分析師預測未來半年公司股價有20%以上的漲幅；推薦：分析師預測未來半年公司股價有10%以上的漲幅；中性：分析師預測未來半年公司股價在-10%和10%之間波動；減持：分析師預測未來半年公司股價有10%以上的跌幅。行業投資評級的說明推薦：分析師預測未來半年行業表現強于滬深300指數；中性：分析師預測未來半年行業表現與滬深300指數持平；減持：分析師預測未來半年行業表現弱于滬深300指數。分析師聲明與免責聲明THANKS專注專心專業方正證券研究所北京市 西城區展覽路48號新聯寫字樓6層上海市 靜安區延平路71號延平大廈2樓深圳市 福田區竹子林紫竹七道光大銀行大廈31層廣州市 天河區興盛路12號樓 雋峰苑2期3層方正證券長沙市 天心區湘江中路二段36號華遠國際中心37層聯系人：吳文吉郵箱：