1）芯片制程縮小帶動掩模版層數需求增加。半導體芯片領域掩模版的發展趨勢之一為高精度化，芯片制程縮小提高掩模版的線寬和精度要求，且半導體芯片功能的復雜化進一步增加掩模版的層數和數據處理難度。根據 IC Knowledge 統計，臺積電 130nm 制程節點所需掩膜版層數為 30 層，28nm 制程節點所需掩膜版層數增加到 45-50 層，7nm 所需層數則達到 70 層，芯片制程縮小帶動掩模版層數增加，掩模版市場需求進一步提升。