《電子行業：從存力到封力CoWoS研究框架-230721（22頁）.pdf》由會員分享，可在線閱讀，更多相關《電子行業：從存力到封力CoWoS研究框架-230721（22頁）.pdf（22頁珍藏版）》請在三個皮匠報告上搜索。

1、證券研究報告：電子|深度報告 2023 年 7 月 21 日 市場有風險，投資需謹慎 請務必閱讀正文之后的免責條款部分 行業投資評級行業投資評級 強于大市強于大市|維持維持 行業基本情況行業基本情況 收盤點位 3868.3 52 周最高 4444.94 52 周最低 3261.49 行業相對指數表現行業相對指數表現（相對值）（相對值）資料來源：聚源，中郵證券研究所 研究所研究所 分析師:吳文吉 SAC 登記編號:S1340523050004 Email: 近期研究報告近期研究報告 存力與 AI 共振-2023.07.11 從存力從存力到封力：到封力：CoWoSCoWoS 研究框架研究框架 投資

2、要點投資要點 摩爾定律摩爾定律放緩放緩，芯片特征尺寸已接近物理極限，先進封裝成為提，芯片特征尺寸已接近物理極限，先進封裝成為提升芯片性能，延續摩爾定律的重要途徑。升芯片性能，延續摩爾定律的重要途徑。先進封裝是指處于前沿的封裝形式和技術，通過優化連接、在同一個封裝內集成不同材料、線寬的半導體集成電路和器件等方式，提升集成電路的連接密度和集成度。目前，帶有倒裝芯片（FC）結構的封裝、晶圓級封裝（WLP）、系統級封裝（SiP）、2.5D 封裝、3D 封裝等均被認為屬于先進封裝范疇。先進封裝增速高于整體封裝，先進封裝增速高于整體封裝，2.5D/3D2.5D/3D封裝增速居先進封裝之首。封裝增速居先進封

3、裝之首。根據 Yole，2021 年，先進封裝市場規模約 375 億美元，占整體封裝市場規模的 44%，預計到 2027 年將提升至占比 53%，約 650 億美元，CAGR21-27為 9.6%，高于整體封裝市場規模 CAGR21-276.3%。先進封裝中的2.5D/3D 封裝多應用于(x)PU,ASIC,FPGA,3D NAND,HBM,CIS 等，受數據中心、高性能計算、自動駕駛等應用的驅動，2.5D/3D 封裝市場收入規模 CAGR21-27高達 14%，在先進封裝多個細分領域中位列第一。先進封裝處于晶圓制造與封測制程中的交叉區域，涉及先進封裝處于晶圓制造與封測制程中的交叉區域，涉及

4、IDMIDM、晶、晶圓代工、封測廠商，市場格局較為集中圓代工、封測廠商，市場格局較為集中，前，前 6 6 大廠商份額合計超過大廠商份額合計超過8 80%0%。全球主要的 6 家廠商，包括 2 家 IDM 廠商(英特爾、三星)，一家代工廠商(臺積電)，以及全球排名前三的封測廠商(日月光、Amkor、JCET)，合計處理了超過 80%的先進封裝晶圓。CoWoSCoWoS（Chip On Wafer On SubstrateChip On Wafer On Substrate）是臺積電的一種是臺積電的一種 2.5D2.5D 先先進進封裝技術封裝技術，由由 CoWCoW 和和 oSoS 組合而來組合而

5、來，根據不同中介層（根據不同中介層（interposerinterposer）分為分為 CoWoSCoWoS-S S/R R/L L 三種類型。三種類型。其中 CoWoS-S 最為經典應用最廣，采用硅作為中介層。CoWoS-R 基于 InFO 技術，利用 RDL 中介層互連各chiplets。CoWoS-L 結合了 CoWoS-S 和 InFO 技術的優點，使用內插器與 LSI（本地硅互連）芯片進行芯片間互連，同時用于電源和信號傳輸的 RDL 層提供靈活集成。超越摩爾超越摩爾（More than MooreMore than Moore，下文簡稱，下文簡稱 MtMMtM）提速，制造設備為提速，

6、制造設備為關鍵。關鍵。采用全新結構的 3D 集成是推動半導體行業發展的重要技術，諸如存儲器、邏輯器件、傳感器和處理器等不同類型的器件和軟件的復雜集成，以及新材料和先進的芯片堆疊技術，都需要基于 3D 集成技術。晶圓級封裝鍵合技術為實現晶圓級封裝鍵合技術為實現 3D3D 集成集成的有力抓手。的有力抓手。3D 集成技術存在晶圓級對準精度、鍵合完整性、晶圓減薄與均勻性控制以及層內（層間）互聯這 4 項挑戰，隨著摩爾定律逼近材料與器件的物理極限，源于微機電系統（Micro Electro Mechanical Systems，MEMS）制造技術的晶圓級封裝鍵合技術逐漸進入集成電路制造領域，成為實現存儲

7、器、邏輯器件、射頻器件等部件的三維堆疊同質/異質集成，進而提升器件性能和功能，降低系統功耗、尺寸與制造成本的重要技術途徑。-19%-16%-13%-10%-7%-4%-1%2%5%8%2022-072022-102022-122023-022023-052023-07電子滬深300 請務必閱讀正文之后的免責條款部分 2 其中熔融與熔融與混合鍵合混合鍵合使得使得芯片在性能上能夠實現相當于更低工藝節芯片在性能上能夠實現相當于更低工藝節點性能點性能，同時同時掃除晶圓鍵合走向掃除晶圓鍵合走向 CMOSCMOS 互聯工藝的最大障礙互聯工藝的最大障礙。光刻設備是超越摩爾變革的支柱，鍵合設備則推動先進封裝的

8、發光刻設備是超越摩爾變革的支柱，鍵合設備則推動先進封裝的發展。展。就設備而言，晶圓級封裝鍵合設備和光刻設備因超越摩爾（MtM）提速愈發關鍵。MtM 市場涵蓋 MEMS、CMOS 圖像傳感器（CIS）、電源和射頻（RF）以及先進封裝（AP）等，MtM 設備包括晶圓對晶圓（Wafer-to-Wafer，W2W）永久鍵合、光刻、臨時鍵合和解鍵合設備。YoleYole 測測算算 20202020 年年全球全球這三類這三類 MtMMtM 設備總規模為設備總規模為 13.813.8 億美元，預計到億美元，預計到 20262026年將超過年將超過 2424 億美元，億美元，CAGRCAGR20202020-

9、20262026為為 10%10%，主要是由光刻設備驅動，其，主要是由光刻設備驅動，其次為次為 W2WW2W 永久鍵合。永久鍵合。目前發達國家晶圓鍵合設備市場已比較成熟，國際一流晶圓鍵合設備廠商主要包括奧地利 EVG 公司與德國 SUSS MicroTec 公司等，而我國市場仍處成長階段。隨著 3D 集成技術的發展，在企業不斷加大資金投入的基礎上，晶圓鍵合系列設備市場將迎來井噴式發展，建議關注拓荊科技（混合鍵合）建議關注拓荊科技（混合鍵合），芯源微（臨時鍵合和芯源微（臨時鍵合和解鍵合）。解鍵合）。風險提示：風險提示：下游需求不及預期；行業景氣度復蘇不及預期；公司技術與產品迭代進展不及預期等。建

10、議關注：建議關注：晶圓代工：中芯國際 封裝設備：拓荊科技，芯源微 封裝材料：華海誠科，聯瑞新材，德邦科技 封裝：江波龍，深科技，長電科技，通富微電，晶方科技，甬矽電子，華天科技 BUnUsYlZlYeXpNnPmPbRaOaQmOnNpNtQeRpPsNkPoMtP8OpOqQNZsRzRMYtRmR 請務必閱讀正文之后的免責條款部分 3 目錄 1 1 后摩爾時代，先進封裝成為提升芯片性能重要解法后摩爾時代，先進封裝成為提升芯片性能重要解法.5 5 1.1 1.1 摩爾定律放緩，先進封裝日益成為提升芯片性能重要手段摩爾定律放緩，先進封裝日益成為提升芯片性能重要手段 .5 5 1.2 1.2 先

11、進封裝份額占比提升，先進封裝份額占比提升，2.5D/3D2.5D/3D 封裝增速領先先進封裝增速領先先進封裝封裝 .6 6 1.3 1.3 先進封裝處于晶圓制造與封測的交叉區域先進封裝處于晶圓制造與封測的交叉區域 .7 7 2 CoWoS2 CoWoS：臺積電的：臺積電的 2.5D2.5D 先進封裝技術先進封裝技術 .8 8 2.1 CoWoS2.1 CoWoS-S S：最經典的：最經典的 CoWoSCoWoS 技術，以硅基板作為中介層技術，以硅基板作為中介層 .9 9 2.2 CoWoS2.2 CoWoS-R R：使用：使用 RDLRDL 替代硅作為中介層替代硅作為中介層 .1010 2.3

12、 CoWoS2.3 CoWoS-L L：使用小芯片和：使用小芯片和 RDLRDL 作為中介層，融合作為中介層，融合 CoWoSCoWoS-S S 和和 InFOInFO 技術優點技術優點 .1111 3 3 超越摩爾（超越摩爾（MtMMtM）提速，制造設備為關鍵）提速，制造設備為關鍵 .1212 3.1 3.1 光刻設備是超越摩爾的支柱，鍵合設備推動先進封裝光刻設備是超越摩爾的支柱，鍵合設備推動先進封裝 .1212 3.2 MtM3.2 MtM 設備（設備（W2WW2W 永久鍵合、光刻、臨時鍵合和解鍵合設備）永久鍵合、光刻、臨時鍵合和解鍵合設備）相關工藝與流程相關工藝與流程 .1414 3.3

13、 MtM3.3 MtM 設備市場規模設備市場規模 .1717 3.4 MtM3.4 MtM 設備廠商設備廠商 .1818 請務必閱讀正文之后的免責條款部分 4 圖表目錄圖表目錄 圖表圖表 1 1：全球封裝技術向先進封裝邁進全球封裝技術向先進封裝邁進 .5 5 圖表圖表 2 2：半導體封裝技術演進路線圖半導體封裝技術演進路線圖 .6 6 圖表圖表 3 3：20202020-20272027 年先進封裝市場收入規模預測（單位：十億美元）年先進封裝市場收入規模預測（單位：十億美元）.7 7 圖表圖表 4 4：先進封裝處于晶圓制造與封測制程中的交叉區域先進封裝處于晶圓制造與封測制程中的交叉區域 .8

14、8 圖表圖表 5 5：20212021 年先進封裝按晶圓拆分市場份額年先進封裝按晶圓拆分市場份額(300MM EQ WSPY)(300MM EQ WSPY).8 8 圖表圖表 6 6：CoWoSCoWoS 結構：結構：CoW+oSCoW+oS .8 8 圖表圖表 7 7：CoWoSCoWoS-S S 結構結構 .9 9 圖表圖表 8 8：CoWoSCoWoS-S S 技術演進技術演進 .1010 圖表圖表 9 9：CoWoSCoWoS-R R 結構結構 .1010 圖表圖表 1010：CoWoSCoWoS-R R 緩沖原理緩沖原理 .1010 圖表圖表 1111：CoWoSCoWoS-L L

15、結構結構 .1111 圖表圖表 1212：MtMMtM 設備（設備（W2WW2W 永久鍵合、光刻、臨時鍵合和解鍵合設備）的技術路線圖與相關應用永久鍵合、光刻、臨時鍵合和解鍵合設備）的技術路線圖與相關應用 .1313 圖表圖表 1313：晶圓鍵合及后續工藝流程晶圓鍵合及后續工藝流程 .1414 圖表圖表 1414：晶圓鍵合工藝及典型器件晶圓鍵合工藝及典型器件 .1515 圖表圖表 1515：混合鍵合優點之一：幾乎消除了信號丟失混合鍵合優點之一：幾乎消除了信號丟失 .1616 圖表圖表 1616：SoICSoIC 和和 SoIC+SoIC+的凸塊密度路線圖的凸塊密度路線圖 .1616 圖表圖表 1

16、717：三維集成的主要晶圓鍵合技術示意圖三維集成的主要晶圓鍵合技術示意圖 .1616 圖表圖表 1818：混合鍵合流程示意圖混合鍵合流程示意圖 .1616 圖表圖表 1919：20202020-20262026 年年 MtMMtM 設備（設備（W2WW2W 永久鍵合、光刻、臨時鍵合和解鍵合設備）市場規模預測（十億永久鍵合、光刻、臨時鍵合和解鍵合設備）市場規模預測（十億美元）美元）.1717 圖表圖表 2020：全球全球 MtMMtM 設備廠商設備廠商 .1919 圖表圖表 2121：20172017 年年 MtMMtM 設備市場競爭格局（百萬美元）設備市場競爭格局（百萬美元）.1919 請務必

17、閱讀正文之后的免責條款部分 5 1 1 后摩爾時代，先進封裝成為提后摩爾時代，先進封裝成為提升升芯片性能芯片性能重要重要解法解法 1.1 1.1 摩爾定律摩爾定律放緩放緩，先進封裝，先進封裝日益成為日益成為提升芯片性能提升芯片性能重要手段重要手段 隨著隨著摩爾定律摩爾定律放緩放緩，芯片特征尺寸接近物理極限，先進封裝成為提升芯片性，芯片特征尺寸接近物理極限，先進封裝成為提升芯片性能，延續摩爾定律的重要能，延續摩爾定律的重要手段手段。先進封裝是指處于前沿的封裝形式和技術，通過優化連接、在同一個封裝內集成不同材料、線寬的半導體集成電路和器件等方式，提升集成電路的連接密度和集成度。當前全球芯片制程工藝

18、已進入 3-5nm 區間，接近物理極限，先進制程工藝芯片的設計難度、工藝復雜度和開發成本大幅增加，摩爾定律逐漸失效，半導體行業進入“后摩爾時代”。集成電路前道制程工藝發展受限，但隨著人工智能等新興應用場景的快速發展，對于芯片性能的要求日益提高，越來越多集成電路企業轉向后道封裝工藝尋求先進技術方案，以確保產品性能的持續提升。以系統級封裝（SiP）、倒裝焊封裝（FC）、扇出型集成電路封裝（Fan-Out）等為代表的先進封裝技術應運而生，在“后摩爾時代”逐步發展為推動芯片性能提升的主要研發方向，也成為封裝產業增長的主要驅動力。圖表圖表1 1：全球全球封裝技術向先進封裝邁進封裝技術向先進封裝邁進 資料

19、來源：艾森半導體招股說明書，中郵證券研究所 請務必閱讀正文之后的免責條款部分 6 圖表圖表2 2：半導體封裝技術演進路線圖半導體封裝技術演進路線圖 資料來源：Yole，中郵證券研究所 1.2 1.2 先進封裝先進封裝份額占比提升，份額占比提升，2.5D/3D2.5D/3D 封裝增速領先先進封裝封裝增速領先先進封裝 AIAI 帶動先進封裝需求。帶動先進封裝需求。TrendForce 報告指出，聊天機器人等生成式 AI 應用爆發式增長，帶動 2023 年 AI 服務器開發大幅擴張。這種對高端 AI 服務器的依賴，需要使用高端 AI 芯片，這不僅將拉動 20232024 年 HBM 的需求，而且預計

20、還將在 2024 年帶動先進封裝產能增長 3040%。先進封裝增速高于整體封裝，先進封裝增速高于整體封裝，2.5D/3D2.5D/3D 封裝增速封裝增速居居先進封裝先進封裝之首之首。根據 Yole，2021 年，先進封裝市場規模約 375 億美元，占整體封裝市場規模的 44%，預計到2027 年將提升至占比 53%，約 650 億美元，CAGR21-27為 9.6%，高于整體封裝市場規模 CAGR21-27 6.3%。先進封裝中的 2.5D/3D 封裝多應用于(x)PU,ASIC,FPGA,3D NAND,HBM,CIS 等，受數據中心、高性能計算、自動駕駛等應用的驅動，2.5D/3D封裝市場

21、收入規模 CAGR21-27高達 14%，在先進封裝多個細分領域中位列第一。請務必閱讀正文之后的免責條款部分 7 圖表圖表3 3：2 2020020-20272027 年先進封裝市場收入規模預測（單位：十億美元）年先進封裝市場收入規模預測（單位：十億美元）資料來源：Yole，中郵證券研究所 1.3 1.3 先進封裝處于晶圓制造與封測的交叉區域先進封裝處于晶圓制造與封測的交叉區域 先進封裝處于晶圓制造與封測制程中的交叉區域先進封裝處于晶圓制造與封測制程中的交叉區域，涉及，涉及 I IDMDM、晶圓代工、封、晶圓代工、封測廠商。測廠商。先進封裝要求在晶圓劃片前融入封裝工藝步驟，具體包括應用晶圓研磨

22、薄化、重布線（RDL）、凸塊制作（Bumping）及硅通孔（TSV）等工藝技術，涉及與晶圓制造相似的光刻、顯影、刻蝕、剝離等工序步驟，從而使得晶圓制造與封測前后道制程中出現中道交叉區域，如圖表 4 所示。前后道前后道大廠爭先布局大廠爭先布局先進封裝先進封裝，競爭格局較為集中競爭格局較為集中。后摩爾時代，先進制程成本快速提升，一些晶圓代工大廠發展重心正在從過去追求更先進納米制程，轉向封裝技術的創新。諸如臺積電、英特爾、三星、聯電等芯片制造廠商紛紛跨足封裝領域。先進封裝競爭格局較為集中，全球主要的 6 家廠商，包括 2 家 IDM 廠商(英特爾、三星)，一家代工廠商(臺積電)，以及全球排名前三的封

23、測廠商(日月光、Amkor、JCET)，共處理了超過 80%的先進封裝晶圓。請務必閱讀正文之后的免責條款部分 8 圖表圖表4 4：先進封裝處于晶圓制造與封測制程中的交叉區域先進封裝處于晶圓制造與封測制程中的交叉區域 圖表圖表5 5：20212021 年年先進封裝先進封裝按按晶圓拆分晶圓拆分市場份額市場份額(300(300MM MM EQ WSPYEQ WSPY)資料來源：艾森半導體招股說明書，中郵證券研究所 資料來源：Yole，中郵證券研究所 2 2 CoWoSCoWoS：臺積電的：臺積電的 2 2.5D.5D 先進封裝技術先進封裝技術 CoWoSCoWoS（Chip On Wafer On

24、SubstrateChip On Wafer On Substrate）是臺積電的一種是臺積電的一種 2.5D2.5D 先進先進封裝技封裝技術術，由由 CoWCoW 和和 oSoS 組合而來：組合而來：先將芯片通過 Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把 CoW 芯片與基板（Substrate）連接，整合成 CoWoS。核心是將不同的芯片堆疊在同一片硅中介層實現多顆芯片互聯。在硅中介層中，臺積電使用微凸塊（Bmps）、硅通孔（TSV）等技術，代替了傳統引線鍵合用于裸片間連接，大大提高了互聯密度以及數據傳輸帶寬。CoWoS 技術能夠提高系統性能、降低功耗、縮小封裝尺寸，

25、也為臺積電在后續的封裝技術保持領先奠定了基礎。圖表圖表6 6：CoCoWoSWoS 結構：結構：CoWCoW+o+oS S 資料來源：Wikichip，中郵證券研究所 請務必閱讀正文之后的免責條款部分 9 根據根據采用采用的的不同的中介層（不同的中介層（interposerinterposer），），臺積電臺積電把把 CoWoSCoWoS 封裝技術分為三封裝技術分為三種類型種類型CoWoS-S（Silicon Interposer）、CoWoS-R（RDL Interposer）以及CoWoS-L（Local Silicon Interconnect and RDL Interposer）。2

26、.1 2.1 CoWoSCoWoS-S S：最經典的最經典的 CoWoSCoWoS 技術，技術，以以硅基板硅基板作為中介層作為中介層 CoWoSCoWoS-S S（Silicon InterposerSilicon Interposer）即即 20112011 年首次亮相年首次亮相的的用硅（用硅（SiSi）襯底作為）襯底作為中 介 層 的 先 進 封 裝 技 術（中 介 層 的 先 進 封 裝 技 術（chipchip-onon-waferwafer-onon-substrate with silicon substrate with silicon interposerinterposer）

27、，提供廣泛的中介層尺寸、HBM 立方體數量和封裝尺寸，可以實現大于 2X 的光罩尺寸（1,700mm2），中介層集成了領先的 SoC 芯片和四個以上的HBM2/HBM2E 立方體。在過去，“CoWoS”一般即指以硅基板作為中介層的先進封裝技術。圖表圖表7 7：CoWoSCoWoS-S S 結構結構 資料來源：臺積電官網，中郵證券研究所 CoWoS-S 從 2011 年的第一代升級到 2021 年的第五代，第六代技術有望于2023 年推出，將會在基板上封裝 2 顆運算核心，同時可以板載多達 12 顆 HBM 緩存芯片。第五代 CoWoS-S 技術使用了全新的 TSV 解決方案，更厚的銅連接線，晶

28、體管數量是第 3 代的 20 倍。它的硅中介層擴大到 2500mm2，相當于 3 倍光罩面積，擁有 8 個 HBM2E 堆棧的空間，容量高達 128 GB。并且，臺積電以 Metal Tim形式提供最新高性能處理器散熱解決方案，與第一代 Gel TIM 相比，封裝熱阻降低至 0.15 倍。請務必閱讀正文之后的免責條款部分 10 圖表圖表8 8：CoWoSCoWoS-S S 技術演進技術演進 資料來源：臺積電官網，中郵證券研究所 2.2 2.2 CoWoSCoWoS-R R：使用：使用 R RDLDL 替代硅作為中介層替代硅作為中介層 CoWoSCoWoS-R R（RDL InterposerR

29、DL Interposer）是使用有機基板）是使用有機基板/重新布線層重新布線層（RDLRDL）替代了硅）替代了硅（SiSi）作為中介層的先進封裝技術。）作為中介層的先進封裝技術。CoWoS-R 采用 InFO 技術使用 RDL 作為中介層并為 chiplets 之間的互連提供服務，特別是在 HBM（高帶寬存儲器）和 SoC 異構集成中。RDL 中介層由聚合物和銅走線組成，機械靈活性相對較高，這種靈活性增強了 C4 接頭的完整性，并允許新封裝可以擴大其尺寸以滿足更復雜的功能需求。圖表圖表9 9：CoWoSCoWoS-R R 結構結構 圖表圖表1010：CoWoSCoWoS-R R 緩沖原理緩沖

30、原理 資料來源：臺積電官網，中郵證券研究所 資料來源：臺積電官網，中郵證券研究所 CoWoS-R 技術的主要特點包括：請務必閱讀正文之后的免責條款部分 11 1）RDL interposer 由多達 6L 銅層組成，用于最小間距為 4um 間距（2um 線寬/間距）的布線。2）RDL 互連提供良好的信號和電源完整性性能，路由線路的 RC 值較低，可實現高傳輸數據速率。共面 GSGSG 和具有六個 RDL 互連的層間接地屏蔽可提供卓越的電氣性能。3）RDL 層和 C4/UF 層由于 SoC 與相應襯底之間的 CTE 不匹配而提供了良好的緩沖效果。C4 凸塊的應變能密度大大降低。2.3 2.3 C

31、oWoSCoWoS-L L：使用小芯片和：使用小芯片和 R RDLDL 作為中介層，融合作為中介層，融合 C CoWoSoWoS-S S 和和 InFOInFO技術優點技術優點 CoWoSCoWoS-L L（Local Local Silicon Interconnect and RDL InterposerSilicon Interconnect and RDL Interposer）是使用小芯）是使用小芯片（片（chipletchiplet）和）和 RDLRDL 作為中介層（硅橋）的先進封裝技術作為中介層（硅橋）的先進封裝技術，結合了結合了 CoWoSCoWoS-S S 和和InFOInF

32、O 技術的優點，技術的優點，具有靈活的集成性。具有靈活的集成性。CoWoS-L 使用內插器與 LSI（本地硅互連）芯片進行芯片間互連，以及用于電源和信號傳輸的 RDL 層，從 1.5 倍 reticle interposer 尺寸和 1 倍 SoC+4 倍 HBM 立方體開始，并將向前擴展，將包絡擴大到更大的尺寸，以集成更多芯片。圖表圖表1111：CoWoSCoWoS-L L 結構結構 資料來源：臺積電官網，中郵證券研究所 CoWoS-L 服務的主要功能包括：1）LSI 芯片，用于通過多層亞微米銅線實現高布線密度晶?；ミB。LSI 芯片可以在每個產品中具有多種連接架構（例如 SoC 到 SoC、

33、SoC 到 chiplet、SoC 到HBM 等），也可以重復用于多個產品。相應的金屬類型、層數和間距與 CoWoS-S 的產品一致。2）基于成型的中介層，正面和背面具有寬間距的 RDL 層，TIV（通過中介層通孔）用于信號和功率傳輸，可在高速傳輸中提供低高頻信號損失。請務必閱讀正文之后的免責條款部分 12 3）能夠在 SoC 芯片下方集成其他元件，例如獨立的 IPD（集成無源器件），以支持其與更好的 PI/SI 的信號通信。3 3 超越摩爾超越摩爾（MtMMtM）提速，制造設備為關鍵提速，制造設備為關鍵 3.1 3.1 光刻設備是光刻設備是超越摩爾超越摩爾的支柱，鍵合的支柱，鍵合設備設備推動

34、先進封裝推動先進封裝 在摩爾定律的引導下，集成電路行業始終保持高速發展，晶體管特征尺寸己從 90nm 向 7nm 邁進。隨著晶體管特征尺寸日益接近物理極限，量子效應和短溝道效應愈發嚴重，內部電子自發地通過源極和漏極，導致漏電流增加，限制了晶體管的進一步縮小。因此，按照摩爾定律的方式，通過縮小晶體管特征尺寸來提升集成電路性能、降低功耗變得越發困難，晶體管將會快速地接近約 5nm 的極限柵極長度，因此探索新的溝道材料和器件結構是推動因此探索新的溝道材料和器件結構是推動 ICIC 產業繼續發展的兩條極產業繼續發展的兩條極為重要的路線。為重要的路線。三維（三維（ThreeThree-dimension

35、aldimensional）集成集成是超越摩爾是超越摩爾（More than MooreMore than Moore，下文簡稱，下文簡稱MtMMtM）至關重要的研究應用方向。至關重要的研究應用方向。3D 集成的定義是將摩爾晶圓或芯片在垂直于晶圓或芯片平面方向上進行堆疊，集成電路技術由二維平面向三維方向發展，該技術分段實現，首先實現幾層的三維封裝，隨著時間的推移，三維集成芯片層數將會不斷增加。采用全新結構的采用全新結構的 3D3D 集成集成是推動半導體行業發展的重要技術，是推動半導體行業發展的重要技術，諸如存儲器、邏輯器件、傳感器和處理器等不同類型的器件和軟件的復雜集成，以及新材料和先進的芯片

36、堆疊技術，都需要基于 3D 集成技術。晶圓級封裝鍵合技術晶圓級封裝鍵合技術為實現為實現 3D3D 集成集成的有力抓手。的有力抓手。3D 集成技術存在晶圓級對準精度、鍵合完整性、晶圓減薄與均勻性控制以及層內（層間）互聯這 4 項挑戰，隨著摩爾定律逼近材料與器件的物理極限，源于微機電系統（Micro Electro Mechanical Systems，MEMS）制造技術的晶圓級封裝鍵合技術晶圓級封裝鍵合技術逐漸進入集成電路制造領域，成為實現存儲器、邏輯器件、射頻器件等部件的三維堆疊同質/異質集成，進而提升器件性能和功能，降低系統功耗、尺寸與制造成本的重要技術途徑，對滿足集成電路高集密度、高功能密

37、度和高性能集成的迫切需求，突破國內自主可控平面集成能力不足的瓶頸，實現集成電路由平面集成向三維立體集成的 請務必閱讀正文之后的免責條款部分 13 跨越式發展有重要的戰略價值。因此，英特爾、三星及臺積電等知名企業及眾多高校、科研院所均圍繞晶圓級封裝鍵合開展了設備、器件、工藝的研究。光刻設備是超越摩爾變革的支柱，鍵合光刻設備是超越摩爾變革的支柱，鍵合設備設備則推動先進封裝則推動先進封裝的發展的發展。就設備而言，晶圓級封裝鍵合設備和光刻設備因超越摩爾（MtM）提速愈發關鍵。MtMMtM 市市場場涵蓋涵蓋 MEMSMEMS、CMOSCMOS 圖像傳感器（圖像傳感器（CISCIS）、電源和射頻（）、電源

38、和射頻（RFRF）以及先進封裝（）以及先進封裝（APAP）等等，MtMMtM 設備包括晶圓對晶圓（設備包括晶圓對晶圓（WaferWafer-toto-WaferWafer，W W2 2W W）永久鍵合、光刻、臨時鍵）永久鍵合、光刻、臨時鍵合和解鍵合設備合和解鍵合設備，這三類設備的技術路線和相關應用如下圖所示。圖表圖表1212：MtMMtM 設備（設備（W W2 2W W 永久鍵合、光刻、臨時鍵合和解鍵合設備永久鍵合、光刻、臨時鍵合和解鍵合設備）的技術路線圖的技術路線圖與相關應用與相關應用 資料來源：Yole，中郵證券研究所 光刻設備：光刻設備：從傳統使用的曝光機（mask aligner）正持

39、續過渡到步進投影光刻機或掃描儀，同時加速采用無掩模光刻。這種變化是由超越摩爾器件微型化、超越摩爾器件與其他超越摩爾單元或主流器件集成在芯片或系統中，以及增加圖案化過程良率所驅動的。器件集成的趨勢如 3D 堆疊和重構晶圓，需要對光刻設備進行修改，以解決先進封裝中的鍵合工藝缺陷。這些缺陷可能包括襯底翹曲、錯位和厚度不均勻。請務必閱讀正文之后的免責條款部分 14 鍵合設備：鍵合設備：在永久鍵合設備方面，背面照明（BSI）CMOS 圖像傳感器的混合鍵合發展迅速?；旌湘I合用于 3D 集成和堆疊，主要用于存儲器和邏輯器件。表面活化鍵合（SAB）現用于硅絕緣體（SOI）和專用于電源及射頻應用的工程襯底。臨時

40、鍵合設備則受襯底減薄和處理尤其是先進封裝的推動而有較快發展。3.2 3.2 MtMMtM 設備（設備（W2WW2W 永久鍵合、光刻、臨時鍵合和解鍵合設備永久鍵合、光刻、臨時鍵合和解鍵合設備）相關）相關工藝與流程工藝與流程 晶圓鍵合設備晶圓鍵合設備：晶圓鍵合設備通過化學和物理作用將兩塊同質或異質晶片緊密地結合起來，從而實現微電子材料、光電材料及其納米等級微機電元件的電氣互聯、功能集成和器件封裝。晶圓鍵合設備廣泛應用于射頻器件、慣性器件、光電器件、信息處理器件及 3D 集成邏輯集成電路的先進封裝制造，對位精度、鍵合溫度均勻性、鍵合壓力范圍及控制精度對晶圓鍵合工藝具有重要影響。晶圓鍵合工藝過程：晶圓

41、鍵合工藝過程：首先將待鍵合的一組晶圓進行預處理、清洗、視覺對準，進而通過不同方法實現晶圓對的鍵合。晶片接合后，界面的原子受到外力的作用而產生反應形成共價鍵結合成一體，并使接合界面達到特定的鍵合強度，稱之為永久性鍵合永久性鍵合。若借助粘結劑將晶片接合，也可作為臨時鍵合臨時鍵合，通過將器件晶圓固定在承載晶圓上，可為超薄器件晶圓提供足夠的機械支撐，保證器件晶圓能夠順利安全地完成后續工藝制程，如光刻、刻蝕、鈍化、濺射、電鍍和回流焊。圖表圖表1313：晶圓鍵合及后續工藝流程晶圓鍵合及后續工藝流程 資料來源：半導體材料與工藝，中郵證券研究所 具體的晶圓鍵合工藝可按照鍵合材料、鍵合手段、應用場景分類，方法不

42、盡相同，按照鍵合工藝對晶圓鍵合分類如下圖表：請務必閱讀正文之后的免責條款部分 15 圖表圖表1414：晶圓鍵合工藝及典型器件晶圓鍵合工藝及典型器件 資料來源：半導體材料與工藝，中郵證券研究所 熔融與熔融與混合鍵合混合鍵合：使得：使得芯片在性能上能夠實現相當于更低工藝節點性能芯片在性能上能夠實現相當于更低工藝節點性能?；旌湘I合技術涉及芯片到晶圓或晶圓之間銅焊點的連接，這些銅焊點承載著功率、信號以及周圍的電介質，提供比銅微凸點多 1000 倍的連接性能；可將信號延遲降低到可忽略不計的水平，同時將凸點密度提高到比 2.5D 集成方案高三個數量級。雖然目前僅限于選擇 HBM 和處理器/緩存等高端應用，

43、但混合鍵合很快將會應用到 3D DRAM、RF 調制解調器和 microLED 的 GaN/Si 鍵合等領域。另外，另外，在最在最需要提高性能和功率的時候，混合鍵合為晶體管節點縮放提供了一種可行的替代需要提高性能和功率的時候，混合鍵合為晶體管節點縮放提供了一種可行的替代方案。方案。例如，AMD 的 Ryzen 7-5800X3D 處理器采用臺積電的 SoIC（集成芯片系統）7nm 工藝制造。盡管并未使用 5nm 工藝，但芯片性能仍提高了 15%，功耗降低了3 倍。AMD 報告指出，通過混合鍵合，芯片在性能上能夠實現相當于更低工藝節點性能。請務必閱讀正文之后的免責條款部分 16 圖表圖表1515

44、：混合鍵合混合鍵合優點之一：優點之一：幾乎消除了信號丟失幾乎消除了信號丟失 圖表圖表1616：SoICSoIC 和和 SoIC+SoIC+的凸塊密度路線圖的凸塊密度路線圖 資料來源：應用材料，云腦智庫，中郵證券研究所 資料來源：臺積電，云腦智庫，中郵證券研究所 熔融與熔融與混合鍵合混合鍵合：掃除晶圓鍵合走向掃除晶圓鍵合走向 CMOSCMOS 互聯工藝的最大障礙互聯工藝的最大障礙。通過晶圓鍵合的方式實現的三維互聯的方式有多種，但如下圖中(a)所式的熔融鍵合方案和(d)所示的混合鍵合方案，更適合先進的 CMOS 工藝。金屬熱壓鍵合(c)需要使用極高的壓力(10-100kN)，甚至類似陽極鍵合還會使

45、用高壓電場，不利于實現與CMOS 的工藝兼容性，容易破壞其前道的金屬圖形，因此僅需要常溫鍵合+低溫退火的熔融鍵合和混合鍵合(d)便因其與 CMOS 良好的工藝兼容性，得到了越來越多的青睞。熔融鍵合熔融鍵合從早期需要 1000高溫進行數小時退火的工藝條件，發展到只需要常壓等離子表面活化后常溫鍵合之后，在不足 400的條件下退火，甚至在超高真空下使用等離子表面活化后無需退火，為其強大的 CMOS 工藝兼容性提供了保障。而不借助 TSV 直接使用銅觸點進行互聯的混合鍵合混合鍵合，將上下晶圓間的互聯距離縮小到了最短，進一步提升了電學性能。圖表圖表1717：三維集成的主要晶圓鍵合技術示意圖三維集成的主要

46、晶圓鍵合技術示意圖 圖表圖表1818：混合鍵合流程示意圖混合鍵合流程示意圖 資料來源：半導體行業觀察，Handbook of Wafer Bonding,Chap.15，中郵證券研究所 資料來源：半導體行業觀察，Integrating microLEDs with advanced CMOS,Compound Semiconductor,2022，中郵證券研究所 請務必閱讀正文之后的免責條款部分 17 3.3 3.3 MtMMtM 設備市場規模設備市場規模 整個半導體設備市場價值數十億美元，相比之下，MtM 的永久鍵合、臨時鍵合和解鍵合、光刻設備市場是一個數百萬美元的小眾市場。然而，5G 等大

47、趨勢應用市場將 MtM 設備的復雜性推向了新的水平，引致大筆投資。YoleYole 測算測算 20202020 年年全球全球這三類這三類 MtMMtM 設備總規模為設備總規模為 13.813.8 億美元，預計到億美元，預計到 20262026 年將超過年將超過 2424 億美元億美元（CAGRCAGR20202020-20262026為為 10%10%），其高速增長），其高速增長主要是由光刻設備驅動，其次主要是由光刻設備驅動，其次為為 W2WW2W 永久鍵合永久鍵合設備設備。MtMMtM 設備的光刻設備市場主要由先進封裝驅動設備的光刻設備市場主要由先進封裝驅動。先進封裝目前占整個 MtM 光刻

48、工具市場規模的近 60%，并將繼續以步進技術主導該行業。W2WW2W 永久永久鍵合設備市場預計將由新興的鍵合設備市場預計將由新興的 CISCIS 產品推動產品推動；同時，；同時，3D NAND3D NAND 和和 3D 3D SoCSoC等新的主流半導體應用也將在未來五年內大力推動等新的主流半導體應用也將在未來五年內大力推動W2WW2W永久永久鍵合設備市場的鍵合設備市場的增長。增長。臨時鍵合和解鍵合臨時鍵合和解鍵合設備受益于設備受益于 3D3D TSVTSV 等先進封裝等先進封裝，亦有極大的發展空間。亦有極大的發展空間。臨時鍵合和解鍵合設備仍然是一個相對較小的利基市場，但已經應用于較多 MtM

49、領域，如 3D TSV 平臺，扇出晶圓級封裝(FO WLP)，MEMS 和傳感器，電源器件和光電子應用。從技術角度來看，激光解鍵合代表了目前廣泛用于 FO WLP 和 2.5D中間層封裝的主導技術，在三星、SK 海力士、美光等主要存儲器制造企業的支持下，激光解鍵合預計將繼續保持領先地位。圖表圖表1919：20202020-20262026 年年 MtMMtM 設備（設備（W2WW2W 永久鍵合、光刻、臨時鍵合和解鍵合設備永久鍵合、光刻、臨時鍵合和解鍵合設備）市場規模預測市場規模預測（十億美元）（十億美元）資料來源：Yole，中郵證券研究所 請務必閱讀正文之后的免責條款部分 18 3.4 3.4

50、 MtMMtM 設備廠商設備廠商 目前目前 MtMtM M 設備的市場格局呈現國際廠商主導，國產廠商起步發展的設備的市場格局呈現國際廠商主導，國產廠商起步發展的狀態狀態。隨著先進封裝趨勢向著更復雜的異質集成、更大的封裝載體、更薄的芯片以及更小的封裝尺寸等方向發展，發達國家晶圓鍵合設備市場已比較成熟，而我國市場仍處成長階段。隨著隨著 3D3D 封裝封裝技術的發展，技術的發展，在企業不斷加大資金投入的基礎上，晶圓鍵合系在企業不斷加大資金投入的基礎上，晶圓鍵合系列設備市場將迎來井噴式發展。列設備市場將迎來井噴式發展。目前，國際一流晶圓鍵合設備廠商主要包括奧地利 EVG 公司與德國 SUSS Micr

51、oTec 公司等。奧地利 EVG 公司的主流產品，適合陽極鍵合、共晶鍵合、金屬擴散鍵合、直接鍵合、聚合物鍵合、熔融與混合鍵合和瞬時液相鍵合的小批量、半自動晶圓鍵合解決方案，如 EVG510、EVG520、EVG540 晶圓鍵合系統；也可以提供全自動、大批量、滿足 3D 異構集成高對準精度生產的晶圓鍵合解決方案，如 EVG560、EVG GEMINI、EVG Combond、EVG Bondscale 等晶圓鍵合系統；還有用于扇出封裝、晶圓減薄、3D 堆疊、晶圓鍵合的臨時鍵合和晶圓解鍵合解決方案，如 EVG850、EVG850TB、EVG850LT 等晶圓臨時鍵合與解鍵合系統；晶圓對準設備由 S

52、martview發展到 Smartview3，對準精度提高到 50nm。德國 SUSS MicroTec 擁有六十多年的歷史，是半導體行業領先的微結構工藝設備制造商，產品涵蓋光刻、涂膠/顯影、晶圓鍵合、光刻掩膜版清洗等諸多半導體、微加工相關領域。SUSS 晶圓鍵合系統主要包括 XB8、SB6/8Gen2、XBS200、XBS300、XBC300Gen2 等系統，最大晶圓尺寸 304.8 mm（12 英寸），對準精度500 nm，能夠滿足包括共晶、直接鍵合等各種晶圓鍵合工藝需求。晶圓鍵合設備總體技術發展方向是高精度、高集成化、高可靠性、高動態、高效化的趨勢，關鍵技術指標為：對準精度50 nm；鍵

53、合溫度均勻性1%；最大晶圓尺寸 304.8 mm（12 英寸）；最大鍵合壓力 100 kN；最高鍵合溫度 550。根據 Yole 對 2020 年超越摩爾光刻機的市場格局測算，佳能是超越摩爾光刻機銷售的領導者，擁有 34%的市場份額，提供多種工具。同時，ASML 正在接近佳能，占有 21%的份額。我國國內市場先進封裝光刻設備的銷售由 SMEE（上海微電子裝備）推動，而德國 SUSS MicroTec 仍然是掩模對準曝光機銷售的主導廠商。請務必閱讀正文之后的免責條款部分 19 圖表圖表2020：全球全球 MtMMtM 設設備廠商備廠商 圖表圖表2121：20172017 年年 MtMMtM 設備

54、設備市場競爭格局市場競爭格局（百萬美元）（百萬美元）資料來源：Yole，中郵證券研究所 資料來源：Yole，中郵證券研究所 國內廠商國內廠商：1 1）拓荊科技：拓荊科技：不斷開拓不斷開拓混合鍵合設備?；旌湘I合設備。公司積極進軍高端半導體設備的前沿技術領域，研制了應用于晶圓級三維集成領域的混合鍵合（Hybrid Bonding）設備產品系列，同時，該設備還能兼容熔融鍵合（Fusion Bonding）。公司混合鍵合系列產品包括晶圓對晶圓鍵合（Wafer to Wafer Bonding）產品和芯片對晶圓鍵合表面預處理（Die to Wafer Bonding Preparation and Ac

55、tivation）產品，可以實現直接或基于層間的鍵合工藝、復雜的常溫共價鍵合工藝。公司的晶圓對晶圓鍵合產品晶圓對晶圓鍵合產品可以實現復雜的 12 英寸晶圓對晶圓常溫共價鍵合，搭載了晶圓表面活化、清洗、鍵合和自研的鍵合精度檢測模塊，具有對準精度高、產能高、無間隙等性能特點。截至 2022 年末，公司成功研制了首臺晶圓對晶圓鍵合產品 Dione 300，并出貨至客戶端進行驗證,取得了突破性進展。公司的芯片對晶圓鍵合表面預處理產品芯片對晶圓鍵合表面預處理產品可以實現芯片對晶圓鍵合前表面預處理工序，包括晶圓及切割后芯片的表面活化及清洗工藝。截至 2022 年末，公司已完成芯片對晶圓鍵合表面預處理產品

56、Pollux 的研發。截至 2023 年 4 月 18日，該產品已出貨至客戶端進行驗證。2 2）芯源微：芯源微：持續發力臨時鍵合和解鍵合設備。持續發力臨時鍵合和解鍵合設備。在后道先進封裝領域，公司作為行業龍頭持續提升機臺各項技術指標，全新的 BHP 盤體平衡壓技術可應用于Chiplet 等新興先進封裝領域，在更高工藝等級下實現了產品良率的提升；化學藥液管控技術實現了對強揮發性、強腐蝕性化學藥液揮發物的精準管控，達到了更高標準的機臺耐腐蝕等級和產品工藝效果；新開發的激光解鍵合去膠清洗技術激光解鍵合去膠清洗技術，請務必閱讀正文之后的免責條款部分 20 實現了在同一機臺內完成激光解鍵合-RL 層清洗

57、-TB 膠層清洗等多種工藝，可有效提升客戶生產效率。截至 2022 年末，公司在多項工藝能力上達到了更高水平，力爭為客戶提供更具價值的產品解決方案，同時積極定義下一代產品。在 Chiplet 技術中，為了縮小芯片體積、提高芯片散熱性能和傳導效率等，晶圓減薄工藝會被大量應用，為了不損傷減薄中以及減薄后晶圓，需要將晶圓片與玻璃基板臨時鍵合并在完成后續工藝后最終解鍵合。同時在 Chiplet 技術路線下，Fan-out、CoWoS 等封裝工藝路線都要經過單次或多次的臨時鍵合及解鍵合工藝來實現芯?；ヂ?。針對以上半導體工藝應用場景，公司已成功研發臨時鍵合機、解鍵合機產品，目前臨時鍵合機正在進行客戶端驗證

58、。目前臨時鍵合機正在進行客戶端驗證。請務必閱讀正文之后的免責條款部分 21 中郵證券投資評級說明中郵證券投資評級說明 投資評級標準 類型 評級 說明 報告中投資建議的評級標準：報告發布日后的 6 個月內的相對市場表現，即報告發布日后的 6 個月內的公司股價（或行業指數、可轉債價格）的漲跌幅相對同期相關證券市場基準指數的漲跌幅。市場基準指數的選?。篈 股市場以滬深 300 指數為基準；新三板市場以三板成指為基準；可轉債市場以中信標普可轉債指數為基準；香港市場以恒生指數為基準；美國市場以標普500 或納斯達克綜合指數為基準。股票評級 買入 預期個股相對同期基準指數漲幅在 20%以上 增持 預期個股

59、相對同期基準指數漲幅在 10%與 20%之間 中性 預期個股相對同期基準指數漲幅在-10%與 10%之間 回避 預期個股相對同期基準指數漲幅在-10%以下 行業評級 強于大市 預期行業相對同期基準指數漲幅在 10%以上 中性 預期行業相對同期基準指數漲幅在-10%與 10%之間 弱于大市 預期行業相對同期基準指數漲幅在-10%以下 可轉債 評級 推薦 預期可轉債相對同期基準指數漲幅在 10%以上 謹慎推薦 預期可轉債相對同期基準指數漲幅在 5%與 10%之間 中性 預期可轉債相對同期基準指數漲幅在-5%與 5%之間 回避 預期可轉債相對同期基準指數漲幅在-5%以下 分析師聲明分析師聲明 撰寫此

60、報告的分析師（一人或多人）承諾本機構、本人以及財產利害關系人與所評價或推薦的證券無利害關系。本報告所采用的數據均來自我們認為可靠的目前已公開的信息，并通過獨立判斷并得出結論，力求獨立、客觀、公平，報告結論不受本公司其他部門和人員以及證券發行人、上市公司、基金公司、證券資產管理公司、特定客戶等利益相關方的干涉和影響，特此聲明。免責聲明免責聲明 中郵證券有限責任公司（以下簡稱“中郵證券”）具備經中國證監會批準的開展證券投資咨詢業務的資格。本報告信息均來源于公開資料或者我們認為可靠的資料，我們力求但不保證這些信息的準確性和完整性。報告內容僅供參考，報告中的信息或所表達觀點不構成所涉證券買賣的出價或詢

61、價，中郵證券不對因使用本報告的內容而導致的損失承擔任何責任?？蛻舨粦员緢蟾嫒〈洫毩⑴袛嗷騼H根據本報告做出決策。中郵證券可發出其它與本報告所載信息不一致或有不同結論的報告。報告所載資料、意見及推測僅反映研究人員于發出本報告當日的判斷，可隨時更改且不予通告。中郵證券及其所屬關聯機構可能會持有報告中提到的公司所發行的證券頭寸并進行交易，也可能為這些公司提供或者計劃提供投資銀行、財務顧問或者其他金融產品等相關服務。證券期貨投資者適當性管理辦法于 2017 年 7 月 1 日起正式實施，本報告僅供中郵證券客戶中的專業投資者使用，若您非中郵證券客戶中的專業投資者，為控制投資風險，請取消接收、訂閱或使用

62、本報告中的任何信息。本公司不會因接收人收到、閱讀或關注本報告中的內容而視其為專業投資者。本報告版權歸中郵證券所有，未經書面許可，任何機構或個人不得存在對本報告以任何形式進行翻版、修改、節選、復制、發布，或對本報告進行改編、匯編等侵犯知識產權的行為，亦不得存在其他有損中郵證券商業性權益的任何情形。如經中郵證券授權后引用發布，需注明出處為中郵證券研究所，且不得對本報告進行有悖原意的引用、刪節或修改。中郵證券對于本申明具有最終解釋權。請務必閱讀正文之后的免責條款部分 22 公司簡介公司簡介 中郵證券有限責任公司，2002 年 9 月經中國證券監督管理委員會批準設立，注冊資本 50.6 億元人民幣。中

63、郵證券是中國郵政集團有限公司絕對控股的證券類金融子公司。中郵證券的經營范圍包括證券經紀、證券投資咨詢、證券投資基金銷售、融資融券、代銷金融產品、證券資產管理、證券承銷與保薦、證券自營和與證券交易、證券投資活動有關的財務顧問等。中郵證券目前已經在北京、陜西、深圳、山東、江蘇、四川、江西、湖北、湖南、福建、遼寧、吉林、黑龍江、廣東、浙江、貴州、新疆、河南、山西等地設有分支機構。中郵證券緊緊依托中國郵政集團有限公司雄厚的實力，堅持誠信經營，踐行普惠服務，為社會大眾提供全方位專業化的證券投、融資服務，幫助客戶實現價值增長。中郵證券努力成為客戶認同、社會尊重，股東滿意，員工自豪的優秀企業。中郵證券研究所 北京 電話：010-67017788 郵箱： 地址：北京市東城區前門街道珠市口東大街 17 號 郵編：100050 上海 電話：18717767929 郵箱： 地址：上海市虹口區東大名路 1080 號郵儲銀行大廈 3樓 郵編：200000 深圳 電話：15800181922 郵箱： 地址：深圳市福田區濱河大道 9023 號國通大廈二樓 郵編：518048