《電子行業TSV研究框架：先進封裝關鍵技術-230731（25頁）.pdf》由會員分享，可在線閱讀，更多相關《電子行業TSV研究框架：先進封裝關鍵技術-230731（25頁）.pdf（25頁珍藏版）》請在三個皮匠報告上搜索。

1、證券研究報告：電子|深度報告 2023 年 7 月 31 日 市場有風險，投資需謹慎 請務必閱讀正文之后的免責條款部分 行業投資評級行業投資評級 強于大市強于大市|維持維持 行業基本情況行業基本情況 收盤點位 3810.17 52 周最高 4444.94 52 周最低 3261.49 行業相對指數表現行業相對指數表現（相對值）（相對值）資料來源：聚源，中郵證券研究所 研究所研究所 分析師:吳文吉 SAC 登記編號:S1340523050004 Email: 近期研究報告近期研究報告 AI+國產化+消費復蘇趨勢持續，電子持倉環比提升-2023.07.25 先進封裝關鍵技術先進封裝關鍵技術TSVT

2、SV 研究框架研究框架 投資要點投資要點 摩爾定律摩爾定律放緩放緩，芯片特征尺寸已接近物理極限，先進封裝成為提，芯片特征尺寸已接近物理極限，先進封裝成為提升芯片性能，延續摩爾定律的重要途徑。升芯片性能，延續摩爾定律的重要途徑。先進封裝是指處于前沿的封裝形式和技術，通過優化連接、在同一個封裝內集成不同材料、線寬的半導體集成電路和器件等方式，提升集成電路的連接密度和集成度。目前，帶有倒裝芯片（FC）結構的封裝、晶圓級封裝（WLP）、系統級封裝（SiP）、2.5D/3D 封裝等均被認為屬于先進封裝范疇。先進封裝增速高于整體封裝，先進封裝增速高于整體封裝，2.5D/3D2.5D/3D封裝增速居先進封裝

3、之首。封裝增速居先進封裝之首。根據 Yole，2021 年，先進封裝市場規模約 375 億美元，占整體封裝市場規模的 44%，預計到 2027 年將提升至占比 53%，約 650 億美元，CAGR21-27為 9.6%，高于整體封裝市場規模 CAGR21-276.3%。先進封裝中的2.5D/3D 封裝多應用于(x)PU,ASIC,FPGA,3D NAND,HBM,CIS 等，受數據中心、高性能計算、自動駕駛等應用的驅動，2.5D/3D 封裝市場收入規模 CAGR21-27高達 14%，在先進封裝多個細分領域中位列第一。先進封裝處于晶圓制造與封測制程中的交叉區域，涉及先進封裝處于晶圓制造與封測制

4、程中的交叉區域，涉及 IDMIDM、晶、晶圓代工、封測廠商，市場格局較為集中圓代工、封測廠商，市場格局較為集中，前，前 6 6 大廠商份額合計超過大廠商份額合計超過8 80%0%。全球主要的 6 家廠商，包括 2 家 IDM 廠商(英特爾、三星)，一家代工廠商(臺積電)，以及全球排名前三的封測廠商(日月光、Amkor、JCET)，合計處理了超過 80%的先進封裝晶圓。TSVTSV 指指 Through Silicon Through Silicon ViaVia，硅通孔技術，是通過硅通道垂直，硅通孔技術，是通過硅通道垂直穿過組成堆棧的不同芯片或不同層實現不同功能芯片集成的穿過組成堆棧的不同芯片

5、或不同層實現不同功能芯片集成的先進先進封封裝技術。裝技術。TSV 主要通過銅等導電物質的填充完成硅通孔的垂直電氣互連，減小信號延遲，降低電容、電感，實現芯片的低功耗、高速通信，增加帶寬和實現器件集成的小型化需求。此前，芯片之間的連接大多都是水平的，TSV 的誕生讓垂直堆疊多個芯片成為可能。TSVTSV 用途大致分為用途大致分為 3 3 種：種：背面連接（應用于背面連接（應用于 C CISIS 等）、等）、2.5D2.5D 封裝封裝（TSVTSV 在在硅硅中介層中介層）、）、3D3D 封裝封裝（TSVTSV 位于有源晶粒中，用于實現芯片堆位于有源晶粒中，用于實現芯片堆疊疊）。目前，國內頭部封測企

6、業如長電科技、通富微電、華天科技、晶方科技等都在 TSV 有所布局。目前國內封測廠進行的 TSV 工序多用于CIS 等封裝，高深寬比要求的 TSV 仍多由晶圓廠來完成。TSVTSV 制造涉及的相關設備種類繁多。制造涉及的相關設備種類繁多。以以 2 2.5.5D D interposerinterposer 為例，為例，其制造流程可以分為三大部分：TSV process-Via last or Via middle（TSV 孔的制造）、Front side process-Dual Damascene process（正面制程-大馬士革工藝）以及 Backside process-Cu Expo

7、se&RDL process（背面制程-露銅刻蝕和 RDL 制程）。每個部分每個部分具體環節對應不同設備及不同指標。具體環節對應不同設備及不同指標。TSV 生產流程涉及到深孔刻蝕、PVD、CVD、銅填充、微凸點及電鍍、清洗、減薄、鍵合等二十余種設-20%-17%-14%-11%-8%-5%-2%1%4%7%2022-082022-102022-122023-032023-052023-07電子滬深300 請務必閱讀正文之后的免責條款部分 2 備，其中深孔刻蝕、氣相沉積、銅填充、清洗、其中深孔刻蝕、氣相沉積、銅填充、清洗、CMPCMP 去除多余的金屬、去除多余的金屬、晶圓減薄、晶圓鍵合等工序涉及

8、的設備最為關鍵。晶圓減薄、晶圓鍵合等工序涉及的設備最為關鍵。建議關注：建議關注：代工：代工：中芯國際 封裝：封裝：長電科技，通富微電，華天科技，晶方科技，盛合晶微（未上市）設備：設備：北方華創，中微公司，盛美上海，拓荊科技，微導納米，芯源微，華海清科，至純科技，芯碁微裝，上海精測（精測電子子公司），中科飛測，睿勵儀器（中微公司持股 34.75%），東方晶源（未上市）風險提示：風險提示：下游需求不及預期；行業景氣度復蘇不及預期；公司技術與產品迭代進展不及預期等。YYvW1VUUmWxU9P9R9PpNrRpNtQiNmMuMeRoOmO8OrQmMwMoPoPNZrMqM 請務必閱讀正文之后的免

9、責條款部分 3 目錄 1 1 后摩爾時代，先進封裝成為提升芯片性能重要解法后摩爾時代，先進封裝成為提升芯片性能重要解法.5 5 1.1 1.1 摩爾定律放緩，先進封裝日益成為提升芯片性能重要手段摩爾定律放緩，先進封裝日益成為提升芯片性能重要手段 .5 5 1.2 1.2 先進封裝份額占比提升，先進封裝份額占比提升，2.5D/3D2.5D/3D 封裝增速領先先進封裝增速領先先進封裝封裝 .6 6 1.3 1.3 先進封裝處于晶圓制造與封測的交叉區域先進封裝處于晶圓制造與封測的交叉區域 .7 7 2 TSV2 TSV：硅通孔，先進封裝關鍵技術：硅通孔，先進封裝關鍵技術 .8 8 2.1 TSV2.

10、1 TSV：硅通孔技術，芯片垂直堆疊互連的關鍵技術：硅通孔技術，芯片垂直堆疊互連的關鍵技術 .8 8 2.22.2 TSVTSV 三種主要應用方向：背面連接、三種主要應用方向：背面連接、2.5D2.5D 封裝、封裝、3D3D 封裝封裝 .9 9 2.3 2.3 國內封測廠國內封測廠 TSVTSV 布局情況：多家頭部廠商已有布局布局情況：多家頭部廠商已有布局.1212 3 TSV3 TSV 制造流程及所需設備制造流程及所需設備 .1414 3.1 TSV3.1 TSV 制造流程制造流程 .1414 3.2 TSV3.2 TSV 關鍵工藝設備及特點關鍵工藝設備及特點 .1616 3.3 TSV3.

11、3 TSV 國產設備廠商國產設備廠商 .1818 4 4 風險提示風險提示 .2323 請務必閱讀正文之后的免責條款部分 4 圖表目錄圖表目錄 圖表圖表 1 1：全球封裝技術向先進封裝邁進全球封裝技術向先進封裝邁進 .5 5 圖表圖表 2 2：半導體封裝技術演進路線圖半導體封裝技術演進路線圖 .6 6 圖表圖表 3 3：20202020-20272027 年先進封裝市場收入規模預測（單位：十億美元）年先進封裝市場收入規模預測（單位：十億美元）.7 7 圖表圖表 4 4：先進封裝處于晶圓制造與封測制程中的先進封裝處于晶圓制造與封測制程中的交叉區域交叉區域 .8 8 圖表圖表 5 5：202120

12、21 年先進封裝按晶圓拆分市場份額年先進封裝按晶圓拆分市場份額 .8 8 圖表圖表 6 6：TSVTSV 示意圖示意圖 .8 8 圖表圖表 7 7：TSVTSV 的應用：種類、產品、的應用：種類、產品、TSVTSV 間距、間距、waferwafer 厚度、公司厚度、公司 .9 9 圖表圖表 8 8：TSVTSV 的三種應用形式：背面連接、的三種應用形式：背面連接、2.5D2.5D 封裝、封裝、3D3D 封裝封裝 .1010 圖表圖表 9 9：封裝技術演進：從傳統封裝，到采用硅中介層的封裝技術演進：從傳統封裝，到采用硅中介層的 2.5D2.5D 封裝，到封裝，到 TSVTSV 垂直連接的垂直連接

13、的 3D3D 封裝封裝 .1010 圖表圖表 1010：相機模組尺寸對比：帶引線鍵合的圖像傳感器（相機模組尺寸對比：帶引線鍵合的圖像傳感器（a a）VSVS 帶帶 TSVTSV 的圖像傳感器（的圖像傳感器（b b）.1111 圖表圖表 1111：采用晶圓級封裝和采用晶圓級封裝和 TSVTSV 技術的圖像傳感器技術的圖像傳感器 .1111 圖表圖表 1212：TSVTSV 在在 2.5D2.5D 封裝的應用封裝的應用:FPGA:FPGA .1111 圖表圖表 1313：寬寬 I/O DRAMI/O DRAM 封裝高度對比：封裝高度對比：TSV TSV 連接（連接（a a）VSVS 引線鍵合連接（

14、引線鍵合連接（b b）.1212 圖表圖表 1414：國內封測企業三梯隊中，第一梯隊企業在先進封裝領域在國內封測企業三梯隊中，第一梯隊企業在先進封裝領域在 TSVTSV 已有布局已有布局 .1313 圖表圖表 1515：頭部封測企業量產主要封裝形式頭部封測企業量產主要封裝形式 .1414 圖表圖表 1616：2.5D interposer2.5D interposer 制造流程及所需設備制造流程及所需設備 .1616 圖表圖表 1717：BoschBosch 工藝工藝 .1717 圖表圖表 1818：TSVTSV 結構結構 .1717 圖表圖表 1919：TSVTSV 的濕法清洗挑戰的濕法清洗

15、挑戰 .1818 圖表圖表 2020：TSVTSV 正面制程正面制程-大馬士革工藝環節的清洗大馬士革工藝環節的清洗 .1818 圖表圖表 2121：北方華創北方華創 TSVTSV 相關設備相關設備 .1919 圖表圖表 2222：盛美上海盛美上海 TSVTSV 相關設備相關設備 .2020 請務必閱讀正文之后的免責條款部分 5 1 1 后摩爾時代，先進封裝成為提升芯片性能重要解法后摩爾時代，先進封裝成為提升芯片性能重要解法 1.1 1.1 摩爾定律放緩，先進封裝日益成為提升芯片性能重要手段摩爾定律放緩，先進封裝日益成為提升芯片性能重要手段 隨著隨著摩爾定律摩爾定律放緩放緩，芯片特征尺寸接近物理

16、極限，先進封裝成為提升芯片性，芯片特征尺寸接近物理極限，先進封裝成為提升芯片性能，延續摩爾定律的重要能，延續摩爾定律的重要手段手段。先進封裝是指處于前沿的封裝形式和技術，通過優化連接、在同一個封裝內集成不同材料、線寬的半導體集成電路和器件等方式，提升集成電路的連接密度和集成度。當前全球芯片制程工藝已進入 3-5nm 區間，接近物理極限，先進制程工藝芯片的設計難度、工藝復雜度和開發成本大幅增加，摩爾定律逐漸失效，半導體行業進入“后摩爾時代”。前道制程工藝發展受限，但隨著 AI 等新興應用場景快速發展，芯片性能要求日益提高，越來越多集成電路企業轉向后道封裝工藝尋求先進技術方案，以確保產品性能的持續

17、提升。先進封裝技術應運而生，在“后摩爾時代”逐步發展為推動芯片性能提升的主要研發方向。先進封裝有多種分類標準，是否有焊線或光刻工序是先進封裝有多種分類標準，是否有焊線或光刻工序是其中其中一種區分方式。一種區分方式。傳統封裝不涉及光刻工序，切割后的晶圓通過焊線工藝實現芯片與引線框架的電性連接，從而完成芯片內外部的連通。先進封裝主要利用光刻工序實現線路重排（RDL）、凸塊制作（Bumping）及三維硅通孔（TSV）等工藝技術，涉及涂膠、曝光、顯影、電鍍、去膠、蝕刻等工序。圖表圖表1 1：全球封裝技術向先進封裝邁進全球封裝技術向先進封裝邁進 資料來源：艾森半導體招股說明書，中郵證券研究所 請務必閱讀

18、正文之后的免責條款部分 6 圖表圖表2 2：半導體封裝技術演進路線圖半導體封裝技術演進路線圖 資料來源：Yole，中郵證券研究所 1.2 1.2 先進封裝份額占比提升，先進封裝份額占比提升，2.5D/3D2.5D/3D 封裝增速領先先進封裝封裝增速領先先進封裝 AIAI 帶動先進封裝需求。帶動先進封裝需求。TrendForce 報告指出，聊天機器人等生成式 AI 應用爆發式增長，帶動 2023 年 AI 服務器開發大幅擴張。這種對高端 AI 服務器的依賴，需要使用高端 AI 芯片，這不僅將拉動 20232024 年 HBM 的需求，而且預計還將在 2024 年帶動先進封裝產能增長 3040%。

19、先進封裝增速高于整體封裝，先進封裝增速高于整體封裝，2.5D/3D2.5D/3D 封裝增速封裝增速居居先進封裝先進封裝之首之首。根據 Yole，2021 年，先進封裝市場規模約 375 億美元，占整體封裝市場規模的 44%，預計到2027 年將提升至占比 53%，約 650 億美元，CAGR21-27為 9.6%，高于整體封裝市場規模 CAGR21-27 6.3%。先進封裝中的 2.5D/3D 封裝多應用于(x)PU,ASIC,FPGA,3D NAND,HBM,CIS 等，受數據中心、高性能計算、自動駕駛等應用的驅動，2.5D/3D封裝市場收入規模 CAGR21-27高達 14%，在先進封裝多

20、個細分領域中位列第一。請務必閱讀正文之后的免責條款部分 7 圖表圖表3 3：2 2020020-20272027 年先進封裝市場收入規模預測（單位：十億美元）年先進封裝市場收入規模預測（單位：十億美元）資料來源：Yole，中郵證券研究所 1.3 1.3 先進封裝處于晶圓制造與封測的交叉區域先進封裝處于晶圓制造與封測的交叉區域 先進封裝處于晶圓制造與封測制程中的交叉區域先進封裝處于晶圓制造與封測制程中的交叉區域，涉及，涉及 I IDMDM、晶圓代工、封、晶圓代工、封測廠商。測廠商。先進封裝要求在晶圓劃片前融入封裝工藝步驟，具體包括應用晶圓研磨薄化、重布線（RDL）、凸塊制作（Bumping）及硅

21、通孔（TSV）等工藝技術，涉及與晶圓制造相似的光刻、顯影、刻蝕、剝離等工序步驟，從而使得晶圓制造與封測前后道制程中出現中道交叉區域，如圖表 4 所示。前后道前后道大廠爭先布局大廠爭先布局先進封裝，競爭格局較為集中。先進封裝，競爭格局較為集中。后摩爾時代，先進制程成本快速提升，一些晶圓代工大廠發展重心正在從過去追求更先進納米制程，轉向封裝技術的創新。諸如臺積電、英特爾、三星、聯電等芯片制造廠商紛紛跨足封裝領域。先進封裝競爭格局較為集中，全球主要的 6 家廠商，包括 2 家 IDM 廠商(英特爾、三星)，一家代工廠商(臺積電)，以及全球排名前三的封測廠商(日月光、Amkor、JCET)，共處理了超

22、過 80%的先進封裝晶圓。請務必閱讀正文之后的免責條款部分 8 圖表圖表4 4：先進封裝處于晶圓制造與封測制程中的交叉區域先進封裝處于晶圓制造與封測制程中的交叉區域 圖表圖表5 5：20212021 年年先進封裝先進封裝按按晶圓拆分晶圓拆分市場份額市場份額 資料來源：艾森半導體招股說明書，中郵證券研究所 資料來源：Yole，中郵證券研究所；300MM EQ WSPY 2 2 T TSVSV：硅通孔，先進封裝關鍵技術：硅通孔，先進封裝關鍵技術 2.1 2.1 T TSVSV：硅通孔技術，芯片垂直堆疊互連的關鍵技術：硅通孔技術，芯片垂直堆疊互連的關鍵技術 TSVTSV（Through Throug

23、h Silicon ViaSilicon Via），），硅通孔技術，是通過硅通道垂直穿過組成堆硅通孔技術，是通過硅通道垂直穿過組成堆棧的不同芯片或不同層實現不同功能芯片集成的棧的不同芯片或不同層實現不同功能芯片集成的先進先進封裝技術封裝技術。TSV 主要通過銅等導電物質的填充完成硅通孔的垂直電氣互連，減小信號延遲，降低電容、電感，實現芯片的低功耗、高速通信，增加帶寬和實現器件集成的小型化需求。此前，芯片之間的大多數連接都是水平的，此前，芯片之間的大多數連接都是水平的，TSVTSV 的誕生的誕生讓讓垂直堆疊多個芯片垂直堆疊多個芯片成為可能。成為可能。Wire bonding（引線鍵合）和 Fli

24、p-Chip（倒裝焊）的 Bumping（凸點）提供了芯片對外部的電互連，RDL(再布線)提供了芯片內部水平方向的電互連，TSV 則提供了硅片內部垂直方向的電互連。圖表圖表6 6：TSVTSV 示意圖示意圖 資料來源：論文An overview of through-silicon-via technology and manufacturing challenges，中郵證券研究所 請務必閱讀正文之后的免責條款部分 9 2.2 2.2 TSVTSV 三種主要應用方向：背面連接、三種主要應用方向：背面連接、2 2.5D.5D 封裝、封裝、3 3D D 封裝封裝 TSVTSV 有有多種多種用途用

25、途（如如圖圖表表 7 7），可大致分為，可大致分為 3 3 種種（如圖如圖表表 8 8）：(a a)垂直的背面連接垂直的背面連接，無芯片堆疊，如“簡單的背面連接”。TSV 位于有源晶粒（active die）中，用于連接至晶圓背面的焊盤（bond pad）；(b)2.5D(b)2.5D 封裝封裝。晶粒（die）連接至硅中介層（interposer），TSV 在中介層中；(c)3D(c)3D 封裝封裝。TSV 位于有源晶粒中，用于實現芯片堆疊。圖表圖表7 7：TSVTSV 的應用：種類、產品、的應用：種類、產品、T TSVSV 間距間距、waferwafer 厚度、公司厚度、公司 資料來源：論文

26、An overview of through-silicon-via technology and manufacturing challenges，中郵證券研究所 請務必閱讀正文之后的免責條款部分 10 圖表圖表8 8：T TSVSV 的三種應用形式的三種應用形式：背面連接、：背面連接、2.2.5D5D 封裝封裝、3 3D D 封裝封裝 圖表圖表9 9：封裝技術演進：從傳統封裝，到封裝技術演進：從傳統封裝，到采用采用硅中介層硅中介層的的 2 2.5D.5D 封裝封裝，到到 T TSVSV 垂直連接的垂直連接的 3 3D D 封裝封裝 資料來源：論文An overview of through

27、-silicon-via technology and manufacturing challenges，中郵證券研究所 資料來源：論文An overview of through-silicon-via technology and manufacturing challenges，中郵證券研究所（a a）TSVTSV 作為簡單背面連接：作為簡單背面連接：用于用于 C CISIS 和和鍺化硅（鍺化硅（SiGeSiGe）功率放大器）功率放大器 TSV 三種主要應用方式中，簡單的背面連接結構是技術難度最低的，也是 TSV技術首次大規模投入生產時的應用方向，如 CMOS 圖像傳感器（CIS）、Si

28、Ge 功率放大器兩個產品就應用了 TSV 技術。將 TSV 用于 CMOS 圖像傳感器有許多優點：1）使用 TSV 代替引線鍵合可以減小相機模組的尺寸（如圖表 10）。2）簡化了圖像傳感器的晶圓級封裝（WLP）（如圖表 11）。WLP 工藝的第一步是將玻璃晶圓附著到圖像傳感器的正面，防止光刻膠(抗蝕劑)微透鏡在組裝過程中受到損壞和污染，然而安裝好玻璃晶圓后會使從晶圓正面到焊盤的連接途徑受阻，TSV 通過簡化晶圓級封裝，對此問題提供了簡易的解決方法。請務必閱讀正文之后的免責條款部分 11 圖表圖表1010：相機模組尺寸對比：相機模組尺寸對比：帶引線鍵合的圖像傳感器帶引線鍵合的圖像傳感器（a a）

29、V VS S 帶帶 TSVTSV 的圖像傳感器（的圖像傳感器（b b）圖表圖表1111：采用晶圓級封裝和采用晶圓級封裝和 T TSVSV 技術的圖像傳感技術的圖像傳感器器 資料來源：論文An overview of through-silicon-via technology and manufacturing challenges，中郵證券研究所 資料來源：論文An overview of through-silicon-via technology and manufacturing challenges，中郵證券研究所（b b）T TSVSV 應用于應用于 2.5D2.5D 封裝封裝：F

30、 FPGAPGA 與簡單的背面連接相比，2.5D 先進封裝的硅中介層需要更小的 TSV 間距（50 m），因此需要更先進的 TSV 工藝?，F場可編程門陣列（Field Programmable Gate Array，FPGA）器件是最早使用硅中介層的產品之一：硅中間層可以使芯片間密切連接，整合后的結構看起來像單個大尺寸的 FPGA 芯片，解決了早期直接構建單個大尺寸 FPGA 芯片的技術難題。圖表圖表1212：TSVTSV 在在 2 2.5D.5D 封裝的應用封裝的應用:F:FPGAPGA 資料來源：論文An overview of through-silicon-via technology

31、 and manufacturing challenges，中郵證券研究所 請務必閱讀正文之后的免責條款部分 12（c c）T TSVSV 應用于應用于 3D3D 封裝封裝：存儲器堆疊：存儲器堆疊 儲器堆疊是首批應用 3D 堆疊 TSV 結構的產品之一，和 2.5D 封裝中硅中階層對 TSV 間距的需求相似，但實際應用中難度更高，例如寬 I/O DRAM 設備。使用寬 I/O DRAM 和芯片堆疊的優勢包括封裝高度降低40%，功耗降低50%，帶寬增加 6 倍。圖表圖表1313：寬寬 I/O DRAMI/O DRAM 封裝高度對比：封裝高度對比：TSV TSV 連接（連接（a a）V VS S

32、引線鍵合連接（引線鍵合連接（b b）資料來源：論文An overview of through-silicon-via technology and manufacturing challenges，中郵證券研究所 2.3 2.3 國內封測廠國內封測廠 T TSVSV 布局情況：布局情況：多家頭部廠商多家頭部廠商已有已有布局布局 內資封測廠商向內資封測廠商向 T TSVSV 等先進封裝領域突破等先進封裝領域突破。全球半導體產業經歷二次產業轉移，目前處于第三次產業轉移的進程之中，作為半導體領域壁壘相對較低的領域，封測產業目前主要轉移至亞洲區域，主要包括中國大陸、中國臺灣、東南亞等。封測是中國大陸

33、集成電路發展最為完善的板塊，技術能力與國際先進水平比較接近，我國封測市場已形成內資企業為主的競爭格局。中國大陸封測市場目前主要以傳統封裝業務為主，經過多年的技術創新和市場積累，內資企業產品已由 DIP、SOP、SOT、QFP 等產品向 QFN/DFN、BGA、CSP、FC、TSV、LGA、WLP 等技術更先進的產品發展，并且在 WLCSP、FC、BGA 和 TSV 等技術上取得較為明顯的突破，產量與規模不斷提升，逐步縮小與外資廠商之間的技術差距，極大地帶動我國封裝測試行業的發展。請務必閱讀正文之后的免責條款部分 13 圖表圖表1414：國內封測企業三梯隊國內封測企業三梯隊中，第一梯隊企業在先進

34、封裝領域中，第一梯隊企業在先進封裝領域在在 T TSVSV 已有已有布局布局 資料來源：華宇電子招股書，中郵證券研究所 我國頭部封測企業，如長電科技、通富微電、華天科技我國頭部封測企業，如長電科技、通富微電、華天科技、晶方科技、晶方科技已有采用已有采用T TSVSV技術封裝的產品批量出貨。技術封裝的產品批量出貨。2.5D/3D封裝所需的晶圓內部的加工如TSV加工，硅轉接板加工等工序屬于晶圓廠擅長制程，而晶圓，裸芯片(Die)之間的高密度互聯和堆疊，以及和基板，接點的互聯技術屬于芯片后道成品制造環節的優勢。應用于 CoWoS 等 2.5D/3D 先進封裝中的 TSV 技術對深寬比等有更高要求，需

35、要用到諸多前道設備，仍多由晶圓廠來完成。國內封測廠則在先進封裝平臺、CIS 封裝等領域對 TSV 技術有所布局。長電科技的 XDFOI技術平臺有 TSV less 和 TSV方案。通富微電 2021 年在高性能計算領域建成了 2.5D/3D 封裝平臺（VISionS）及超大尺寸 FCBGA 研發平臺，并完成高層數再布線技術開發，可為客戶提供晶圓級和基板級 Chiplet 封測解決方案；在存儲器領域，多層堆疊 NAND Flash 及LPDDR 封裝實現穩定量產，并在國內首家完成基于 TSV 技術的 3DS DRAM 封裝開發。華天科技工業級 12 吋 TSV-CIS 產品已實現量產。晶方科技應

36、用晶圓級硅通孔（TSV）封裝技術，聚焦以影像傳感芯片為代表的智能傳感器市場，封裝的產品主要包括 CIS 芯片、TOF 芯片、生物身份識別芯片、MEMS 芯片等，應用于智能手機、安防監控數碼、汽車電子等市場領域。請務必閱讀正文之后的免責條款部分 14 圖表圖表1515：頭部封測企業量產主要封裝形式頭部封測企業量產主要封裝形式 資料來源：華宇電子招股書，中郵證券研究所 3 3 TSVTSV 制造制造流程及所需設備流程及所需設備 3.1 3.1 TSVTSV 制造流程制造流程 以以 2 2.5.5D D interposerinterposer 為例，其制造為例，其制造流程可以流程可以分為分為三大部

37、分：三大部分：T TSV processSV process-Via last or Via middleVia last or Via middle（TSVTSV 孔的孔的制造制造）、）、F Front side processront side process-Dual Damascene Dual Damascene processprocess（正面制程（正面制程-大馬士革工藝）以及大馬士革工藝）以及 Backside processBackside process-Cu Expose&Cu Expose&RDL RDL processprocess（背面制程背面制程-露銅刻蝕和露銅刻

38、蝕和 RDLRDL 制程制程）。）。每個部分具體環節對應不同設備及不同指標。T TSV processSV process：1 1）T TSV etchSV etch：深反應離子刻蝕（DRIE）制作 TSV 孔，可用技術包括 Non-Bosch Process 與 Bosch Process，其中 Non-Bosch 很難實現更高深寬比的刻蝕且效率有限；而 Bosch 工藝由于采用一步刻蝕一步沉積的方式，可以實現更高深寬比的刻蝕，另外其速率更快，可滿足業界對成本與效率的要求。因此該步驟目前首選技術是基于 Bosch 工藝的干法刻蝕，使用到感應耦合高密度等離子體干法刻蝕機（ICP）。請務必閱讀正

39、文之后的免責條款部分 15 2 2）P Post etch cleanost etch clean：使用濕法方式進行深孔的清洗，需用到清洗設備。3 3）TSV linerTSV liner：沉積二氧化硅保護層 liner，可用等離子增強化學氣相沉積（PECVD）制作介電層；另外由于 TSV 的深寬比更高，亦用 SACVD+PECVD 的方式沉積，但是這種沉積方式要求深寬比要小于 10:1 并且開口需要大于 10 微米；北方華創用 PEALD 的方式。4 4）T TSV Barrier/Seed depositionSV Barrier/Seed deposition：物理氣相沉積（PVD）制作

40、金屬擴散阻擋層（業界一般使用 Ti/TiN 或者 Ta/TaN，要求連續，需要滿足最薄厚度的要求；同時要求有優良的粘附性）/種子層（業界一般使用 Cu，要求連續，需要滿足最薄厚度的要求；同時頂部不能有 over hang），防止金屬擴散到硅中或者金屬擴散到氧化物中。5 5）C Cu Fillingu Filling：用銅/鎢電鍍填孔，要求不留縫隙，同時盡量減少電鍍過程中的應力；使用 ECP。6 6）C Cu Annealu Anneal：電鍍后的退火，因為銅在室溫下有自退火效應，若不做退火，則給后道的 CMP 帶來很大的不穩定性，做完退火后銅的晶粒分布更加均勻、晶界數量減少，增加銅的電遷移的可

41、靠性，電阻率可以降低 20%；業界用立式爐。F Front side processront side process-Dual Damascene processDual Damascene process 包括 Via Etch/Trench（Etch Via/Trench 的刻蝕）、Post etch clean（刻蝕后的清洗）、Cu barrier/Seed Deposition（阻擋層/種子層的沉積）、ECP（電鍍）以及 CMP（化學機械拋光去除多余的金屬）。B Backside processackside process-Cu Expose&RDL processCu Expos

42、e&RDL process 包括 Bonding（臨時鍵合）、Wafer Thinning（減?。?、Cu expose etch（用干法刻蝕的方式把 TSV 的銅柱露出來（BFR、BVR 工藝）、Post etch clean（濕法清洗）、PECVD（PECVD 做鈍化）、CMP SiO2（磨掉銅柱上面的氮化硅，為 RDL 做準備）以及 RDL 制程（Descum、RDL PVD、PIQ、UBM PVD）。請務必閱讀正文之后的免責條款部分 16 圖表圖表1616：2.5D interposer2.5D interposer 制造流程及所需設備制造流程及所需設備 資料來源：第十四屆中國集成電路封

43、測產業鏈創新發展高峰論壇（CIPA），北方華創，半導體產業縱橫，中郵證券研究所 3.2 3.2 TSVTSV 關鍵工藝設備及特點關鍵工藝設備及特點 TSV 生產流程涉及到深孔刻蝕、PVD、CVD、銅填充、微凸點及電鍍、清洗、減薄、鍵合等二十余種設備，其中深孔刻蝕、氣相沉積、銅填充、清洗、CMP 去除多余的金屬、晶圓減薄、晶圓鍵合等工序涉及的設備最為關鍵。1 1）深孔刻蝕設備深孔刻蝕設備 深孔刻蝕是 TSV 的關鍵工藝，目前首選技術是基于 Bosch 工藝的干法刻蝕。深反應等離子刻蝕設備是感應耦合高密度等離子體干法刻蝕機（Inductively Coupled Plasma Etcher），采用

44、半導體刻蝕機的成熟技術，獨特設計的雙等離子體源實現了對腔室內等離子體密度的均勻控制，滿足硅高深寬比刻蝕工藝的要求。具有穩定可靠的工藝性能、寬闊的工藝窗口和良好的工藝兼容性，用于晶片的高深寬比刻蝕。請務必閱讀正文之后的免責條款部分 17 圖表圖表1717：BoschBosch 工藝工藝 圖表圖表1818：TSVTSV 結構結構 資料來源：Tescan，中郵證券研究所 資料來源：Tescan，中郵證券研究所 2 2）氣相沉積設備氣相沉積設備 氣相沉積設備主要用于薄膜電路表面的高低頻低應力氧化硅等薄膜淀積。設備具有低溫 TEOS 工藝沉積氧化硅薄膜，應力易調控，適用于薄膜電路制造中保護膜層的沉積。設

45、備應具有預真空室、基片傳送模塊以及工藝模塊等，傳片及工藝過程自動化。絕緣層做好后，通過物理氣相沉積法（PVD）沉積金屬擴散阻擋層和種子層，為后續的銅填充做好準備。后續的電鍍銅填充要求 TSV 側壁和底部具有連續的阻擋層和種子層。種子層的連續性和均勻性被認為是 TSV 銅填充最重要的影響因素。根據硅通孔的形狀、深寬比及沉積方法不同，種子層的特點也各有不同，種子層沉積的厚度、均勻性和粘合強度是極為重要的指標。3 3）銅填充設備銅填充設備 深孔金屬化電鍍設備用于新一代高頻組件高深寬比通孔填孔電鍍銅工藝，解決高深寬比微孔內的金屬化問題，提高互聯孔的可靠性。TSV 填孔鍍銅工序是整個 TSV 工藝里最核

46、心、難度最大的工藝，對設備的要求比較高，成熟的用于 TSV填孔鍍銅的設備價格昂貴。4 4）減薄拋光設備減薄拋光設備 一旦完成了銅填充，則需要對晶圓進行減薄拋光。TSV 要求晶圓減薄至 50m甚至更薄，要使硅孔底部的銅暴露出來，為下一步的互連做準備。目前晶圓減薄可以通過機械研磨、化學機械拋光、濕法及干法化學處理等不同的加工工序來實現，但晶圓很難容忍減薄過程中的磨削對晶圓的損傷及內在應力，其剛性也難以使晶圓保持原有的平整狀態，同時后續工藝的晶圓傳遞、搬送也遇到了很大的問 請務必閱讀正文之后的免責條款部分 18 題。目前業界的多采用一體機的思路，將晶圓的磨削、拋光、貼片等工序集合在一臺設備內。5 5

47、）清洗設備）清洗設備 TSV 的濕法清洗不同于晶圓級封裝等先進封裝，其中有幾個關鍵工序需用到清洗：TSV 刻蝕后清洗：有比較重的硅的殘留、側壁的 polymer 比較重，清洗的時候不能破壞底部的二氧化硅；TSV 長完 liner 后要把底部的二氧化硅打開后清洗，清洗底部的同時不能破壞側壁長好的 liner 的二氧化硅；大馬士革正面制程刻蝕后的清洗包括Via刻蝕后和Trench刻蝕后；露銅過程前后的清洗。圖表圖表1919：TSVTSV 的濕法清洗挑戰的濕法清洗挑戰 圖表圖表2020：TSVTSV 正面制程正面制程-大馬士革工藝環節的清洗大馬士革工藝環節的清洗 資料來源：第十四屆中國集成電路封測產

48、業鏈創新發展高峰論壇（CIPA），北方華創，半導體產業縱橫，中郵證券研究所 資料來源：第十四屆中國集成電路封測產業鏈創新發展高峰論壇（CIPA），北方華創，半導體產業縱橫，中郵證券研究所 6 6）檢測量測設備：）檢測量測設備：在后段封裝工藝中，芯片倒裝（Flip-chip）、圓片級封裝（Wafer-level Packaging）和硅通孔（Through-silicon Via，TSV）等先進工藝要求對凸點（Bump）、通孔（TSV）、銅柱（Copper pillar）等的缺損/異物殘留及其形狀、間距、高度的一致性，以及重布線層（Re-distribution layer，RDL）進行無接觸定

49、量檢查和測量，以保證集成電路芯片生產線快速進入量產階段并獲取穩定的高成品率和高經濟效益。3.3 3.3 TSVTSV 國產設備廠商國產設備廠商 北方華創：北方華創：為滿足市場需求，新興的封裝技術向集成和晶圓級發展，薄膜重布線技術和通孔技術越來越多的被使用到。在先進封裝領域，公司公司為客戶為客戶定制定制的的UBM/RDLUBM/RDL 金屬沉積設備、金屬沉積設備、TSVTSV 金屬沉金屬沉積設備、積設備、TSVTSV 刻蝕設備及工藝已經實現了在刻蝕設備及工藝已經實現了在 請務必閱讀正文之后的免責條款部分 19 國內主流先進封裝企業的批量生產，并不斷獲得客戶的重復采購訂單；國內主流先進封裝企業的批

50、量生產，并不斷獲得客戶的重復采購訂單；全新DESCUM 設備已完成研發并已正式投放市場。圖表圖表2121：北方華創北方華創 TSVTSV 相關設備相關設備 資料來源：北方華創官網，中郵證券研究所 中微公司：中微公司：2022 年年報報告期內，公司 ICP 技術設備產品類中的 8 英寸和12 英寸深硅刻蝕設備 Primo TSV200E、Primo TSV300E在晶圓級先進封裝、請務必閱讀正文之后的免責條款部分 20 2.5 維封裝和微機電系統芯片生產線等成熟刻蝕市場繼續獲得重復訂單的同時，在在 300mm300mm 的的 3D3D 芯片的硅通孔刻蝕工藝上得到成功驗證，芯片的硅通孔刻蝕工藝上得

51、到成功驗證，并在歐洲客戶 300mm 微機電系統芯片的生產線上獲得認證機臺的機會。公司的等離子體刻蝕設備已應用在國際一線客戶從 65 納米到 14 納米、7 納米和 5 納米及其他先進的集成電路加工制造生產線及先進封裝生產線。盛美上海：盛美上海：公司基于自主知識產權的前道銅互連電鍍設備 Ultra ECP map 及電鍍工藝，將該技術進一步延伸到先進封裝濕法設備領域，成功開發了先進封裝成功開發了先進封裝電鍍設備、三維電鍍設備、三維 TSVTSV 電鍍設備和高速電鍍設備，填補國內空白并電鍍設備和高速電鍍設備，填補國內空白并形成批量銷售。形成批量銷售。同時布局多款后道先進封裝工藝設備，技術優勢明顯

52、。圖表圖表2222：盛美上海盛美上海 TSVTSV 相關設備相關設備 資料來源：盛美上海公告，中郵證券研究所 拓荊科技：拓荊科技：公司在現有 PECVD 設備基礎上，針對先進封裝領域晶圓的特殊性，采用獨特的加熱盤、傳片平臺等設計，開發了反應溫度在 80-200范圍內（通 請務必閱讀正文之后的免責條款部分 21 常反應溫度在 260-550范圍內）的低溫薄膜沉積設備，可以沉積低溫的 SiN、TEOS 等介質薄膜材料，并在先進封裝領域實現量產應用并在先進封裝領域實現量產應用。微導納米：微導納米：公司的 iTomic 系列原子層沉積鍍膜系統適用于高介電常數（High-k）柵氧層、MIM 電容器絕緣層

53、、TSVTSV 介質層金屬、介質層金屬、金屬氮化物等薄膜工藝需求。產品憑借原子級別的精確控制、高覆蓋率薄膜沉積和極高的工藝均勻性等優勢，可為邏輯芯片、存儲芯片、微納制造以及先進封裝提供介質層等關鍵工藝解決方案。芯源微：芯源微：在應用各項底層先進封裝技術支持 Chiplet 的工藝場景下，為了滿足更多層的互聯工藝要求，通常需要經過更多的圖形化道次，催生了更多后道涂后道涂膠顯影、濕法類工藝膠顯影、濕法類工藝需求。2022 年年報報告期內，公司后道先進封裝領域用涂膠顯影設備、單片式濕法設備實現批量銷售超百臺套，已作為主流機型批量應用于臺積電與長電科技等國內一線大廠，成為客戶端的主力量產設備，同時公司

54、加深與盛合晶微與長電紹興等國內新興封裝勢力的合作關系，成功批量導入各類設備。華海清科：華海清科：隨著摩爾定律接近物理極限，通過芯片堆疊的方式完成高性能芯片制造成為摩爾定律趨緩下半導體工藝的重要發展方向，公司主打產品公司主打產品 CMPCMP 設設備、減薄設備均是芯片堆疊技術、先進封裝備、減薄設備均是芯片堆疊技術、先進封裝技術的關鍵核心設備。技術的關鍵核心設備。隨著芯片線寬不斷縮小、芯片結構 3D 化、Chiplet 等先進封裝技術不斷演進，CMP 設備、減薄設備將獲得更加廣泛的應用，也是公司未來長期高速發展的重要機遇。至純科技：至純科技：公司提供濕法槽式清洗設備及濕法單片式清洗設備，聚焦晶圓制

55、造的前道工藝，主要應用于擴散、光刻、刻蝕、離子注入、薄膜沉積等關鍵工序段前后。高端產品包括 SPM 高溫硫酸、去膠、晶背清洗等清洗設備，其中單片 SPM工藝應用貫穿整個先進半導體的前、中段工藝，清洗工藝次數超過 30 道，是所有濕法工藝中應用最多的一種設備；此外 SPMSPM 工藝被廣泛應用在淺工藝被廣泛應用在淺槽隔離（槽隔離（STISTI）、）、接觸孔刻蝕后（接觸孔刻蝕后（CTCT）等高深寬結構）等高深寬結構，以及鰭式晶體管（FinFET）、電容（capacitor）等高度復雜圖形區域。請務必閱讀正文之后的免責條款部分 22 芯碁微裝：芯碁微裝：公司的泛半導體直寫光刻設備 WLP 系列用于

56、8 英寸/12 英寸集成電路先進封裝領域，包括 Flip Chip、Fan-In WLP、Fan-Out WLP 和 2.5D/3D 等先進封裝形式。該系統采用多光學引擎并行掃描技術，具備自動套刻、背部對準、智能糾偏、WEE/WEP 功能，在 RDL、Bumping 和 TSV 等制程工藝中優勢明顯。上海精測上海精測：精測電子子公司，主要聚焦半導體前道檢測設備領域，致力于半導體前道量測檢測設備的研發及生產，主營產品包括膜厚量測系統、光學關鍵尺寸量測系統、電子束缺陷檢測系統和自動檢測設備（ATE）等，其中膜厚產品（含獨立式膜厚設備）、電子束設備已取得國內一線客戶的批量訂單；OCD 設備獲得多家一

57、線客戶的驗證通過，且已取得部分訂單；半導體硅片應力測量設備也取得客戶訂單并完成交付，明場光學缺陷檢測設備已取得突破性訂單，且已完成首臺套交付；其余儲備的產品目前正處于研發、認證以及拓展的過程中。中科飛測：中科飛測：公司自成立以來始終專注于檢測和量測兩大類集成電路專用設備的研發、生產和銷售，產品主要包括無圖形晶圓缺陷檢測設備系列、圖形晶圓缺陷檢測設備系列、三維形貌量測設備系列、薄膜膜厚量測設備系列等產品，已應用于國內 28nm 及以上制程的集成電路制造產線。睿勵儀器：睿勵儀器：主營產品為光學膜厚測量設備和光學缺陷檢測設備，以及硅片厚度及翹曲測量設備等；自主研發的 12 英寸光學測量設備 TFX3

58、000 系列產品，已應用在 65/55/40/28 納米芯片生產線并在進行了 14 納米工藝驗證，在 3D 存儲芯片產線支持 64 層 3D NAND 芯片的生產，并正在驗證 96 層 3D NAND 芯片的測量性能。根據中微公司 2022 年年報，中微公司已累計對睿勵儀器項目投資約 2.51 億元，并持有睿勵儀器 34.75%的股份，并委派尹志堯出任睿勵儀器的董事長。東方晶源：東方晶源：成立于 2014 年，總部位于北京亦莊經濟技術開發區，是一家專注于集成電路良率管理的企業，公司自主研發的計算光刻軟件（OPC）、納米級電子束檢測裝備（EBI）、12 吋和 8 吋關鍵尺寸量測裝備（CD-SEM

59、）這三款核心產 請務必閱讀正文之后的免責條款部分 23 品，填補多項國內市場空白，均已在客戶產線驗證并實現訂單。2022 年 11 月，東方晶源完成新一輪近 10 億元股權融資。4 4 風險提示風險提示 下游需求不及預期；行業景氣度復蘇不及預期；公司技術與產品迭代進展不及預期等。請務必閱讀正文之后的免責條款部分 24 中郵證券投資評級說明中郵證券投資評級說明 投資評級標準 類型 評級 說明 報告中投資建議的評級標準：報告發布日后的 6 個月內的相對市場表現，即報告發布日后的 6 個月內的公司股價（或行業指數、可轉債價格）的漲跌幅相對同期相關證券市場基準指數的漲跌幅。市場基準指數的選?。篈 股市

60、場以滬深 300 指數為基準；新三板市場以三板成指為基準；可轉債市場以中信標普可轉債指數為基準；香港市場以恒生指數為基準；美國市場以標普500 或納斯達克綜合指數為基準。股票評級 買入 預期個股相對同期基準指數漲幅在 20%以上 增持 預期個股相對同期基準指數漲幅在 10%與 20%之間 中性 預期個股相對同期基準指數漲幅在-10%與 10%之間 回避 預期個股相對同期基準指數漲幅在-10%以下 行業評級 強于大市 預期行業相對同期基準指數漲幅在 10%以上 中性 預期行業相對同期基準指數漲幅在-10%與 10%之間 弱于大市 預期行業相對同期基準指數漲幅在-10%以下 可轉債 評級 推薦 預

61、期可轉債相對同期基準指數漲幅在 10%以上 謹慎推薦 預期可轉債相對同期基準指數漲幅在 5%與 10%之間 中性 預期可轉債相對同期基準指數漲幅在-5%與 5%之間 回避 預期可轉債相對同期基準指數漲幅在-5%以下 分析師聲明分析師聲明 撰寫此報告的分析師（一人或多人）承諾本機構、本人以及財產利害關系人與所評價或推薦的證券無利害關系。本報告所采用的數據均來自我們認為可靠的目前已公開的信息，并通過獨立判斷并得出結論，力求獨立、客觀、公平，報告結論不受本公司其他部門和人員以及證券發行人、上市公司、基金公司、證券資產管理公司、特定客戶等利益相關方的干涉和影響，特此聲明。免責聲明免責聲明 中郵證券有限

62、責任公司（以下簡稱“中郵證券”）具備經中國證監會批準的開展證券投資咨詢業務的資格。本報告信息均來源于公開資料或者我們認為可靠的資料，我們力求但不保證這些信息的準確性和完整性。報告內容僅供參考，報告中的信息或所表達觀點不構成所涉證券買賣的出價或詢價，中郵證券不對因使用本報告的內容而導致的損失承擔任何責任?？蛻舨粦员緢蟾嫒〈洫毩⑴袛嗷騼H根據本報告做出決策。中郵證券可發出其它與本報告所載信息不一致或有不同結論的報告。報告所載資料、意見及推測僅反映研究人員于發出本報告當日的判斷，可隨時更改且不予通告。中郵證券及其所屬關聯機構可能會持有報告中提到的公司所發行的證券頭寸并進行交易，也可能為這些公司提供

63、或者計劃提供投資銀行、財務顧問或者其他金融產品等相關服務。證券期貨投資者適當性管理辦法于 2017 年 7 月 1 日起正式實施，本報告僅供中郵證券客戶中的專業投資者使用，若您非中郵證券客戶中的專業投資者，為控制投資風險，請取消接收、訂閱或使用本報告中的任何信息。本公司不會因接收人收到、閱讀或關注本報告中的內容而視其為專業投資者。本報告版權歸中郵證券所有，未經書面許可，任何機構或個人不得存在對本報告以任何形式進行翻版、修改、節選、復制、發布，或對本報告進行改編、匯編等侵犯知識產權的行為，亦不得存在其他有損中郵證券商業性權益的任何情形。如經中郵證券授權后引用發布，需注明出處為中郵證券研究所，且不

64、得對本報告進行有悖原意的引用、刪節或修改。中郵證券對于本申明具有最終解釋權。請務必閱讀正文之后的免責條款部分 25 公司簡介公司簡介 中郵證券有限責任公司，2002 年 9 月經中國證券監督管理委員會批準設立，注冊資本 50.6 億元人民幣。中郵證券是中國郵政集團有限公司絕對控股的證券類金融子公司。中郵證券的經營范圍包括證券經紀、證券投資咨詢、證券投資基金銷售、融資融券、代銷金融產品、證券資產管理、證券承銷與保薦、證券自營和與證券交易、證券投資活動有關的財務顧問等。中郵證券目前已經在北京、陜西、深圳、山東、江蘇、四川、江西、湖北、湖南、福建、遼寧、吉林、黑龍江、廣東、浙江、貴州、新疆、河南、山

65、西等地設有分支機構。中郵證券緊緊依托中國郵政集團有限公司雄厚的實力，堅持誠信經營，踐行普惠服務，為社會大眾提供全方位專業化的證券投、融資服務，幫助客戶實現價值增長。中郵證券努力成為客戶認同、社會尊重，股東滿意，員工自豪的優秀企業。中郵證券研究所 北京 電話：010-67017788 郵箱： 地址：北京市東城區前門街道珠市口東大街 17 號 郵編：100050 上海 電話：18717767929 郵箱： 地址：上海市虹口區東大名路 1080 號郵儲銀行大廈 3樓 郵編：200000 深圳 電話：15800181922 郵箱： 地址：深圳市福田區濱河大道 9023 號國通大廈二樓 郵編：518048