《電子行業深度報告：大算力時代下先進封裝大有可為-230609（25頁）.pdf》由會員分享，可在線閱讀，更多相關《電子行業深度報告：大算力時代下先進封裝大有可為-230609（25頁）.pdf（25頁珍藏版）》請在三個皮匠報告上搜索。

1、 Table_RightTitle 證券研究報告證券研究報告|電子電子 Table_Title 大算力時代大算力時代下先進封裝大有可為下先進封裝大有可為 Table_IndustryRank 強于大市強于大市(維持)Table_ReportType 電子電子行業深度報告行業深度報告 Table_ReportDate 2023 年 06 月 09 日 Table_Summary 投資要點：投資要點：先進封裝成為后摩爾時代提升系統性能的主流先進封裝成為后摩爾時代提升系統性能的主流趨勢趨勢。摩爾定律持續推進帶來的經濟效能達到瓶頸，先進封裝是超越摩爾定律、提升芯片系統性能的關鍵路徑之一。先進封裝的四要

2、素是Bump、RDL、Wafer和TSV，其中TSV是使封裝技術從二維向三維拓展的關鍵技術。先進封裝的技術與形態會根據應用側需求不斷變化與迭代，從WLP、2.5D/3D、SiP等技術類型出發，各廠商發展出了滿足多樣化需求的封裝解決方案。先進封裝市場空間廣闊，為半導體設備行業帶來增量。先進封裝市場空間廣闊，為半導體設備行業帶來增量。據Yole預測，2021-2027年間先進封裝的年化復合增速為9.6%，且先進封裝占封裝行業的比重將逐漸超越傳統封裝，為封測市場貢獻主要增量。細分技術方面，倒裝封裝目前是營收規模最大的技術方案，嵌入式、3D堆疊和晶圓級扇出型等高階封裝成長速度較快。此外，先進封裝對傳統

3、封裝設備的使用需求和精度要求都有所提升，且工藝延伸至前道環節，增加了前道設備的需求，為半導體設備行業帶來增量。高性能計算驅動高性能計算驅動半導體半導體產業發展，先進封裝實現算力提升產業發展，先進封裝實現算力提升。隨著數字經濟的發展和產業智能化轉型的推進，高性能計算超越手機成為新一輪半導體周期的第一大驅動力。高性能計算的應用場景不斷拓寬，對算力芯片性能提出更高要求，進而拉動了先進封裝及Chiplet工藝的需求。Chiplet技術需要采用先進封裝工藝實現，其在設計靈活度、良率以及成本等方面優勢明顯。在國內發展先進制程外部條件受限的環境下，Chiplet是國產芯片“破局”路徑之一。龍頭積極布局先進封

4、裝，龍頭積極布局先進封裝，中國大陸封裝廠商蓬勃發展中國大陸封裝廠商蓬勃發展。英特爾、臺積電和日月光等半導體龍頭企業以較高的資本支出對先進封裝產業進行布局，英特爾致力于實現每毫米立方體里功能最大，臺積電推出了“3D Fabric”先進封裝平臺，日月光推出了“VIPack”先進封裝平臺。英特爾、臺積電等是晶圓廠的代表，其在前道制造環節的經驗更豐富，能深入發展需要刻蝕等前道步驟的TSV技術，因而在2.5D/3D封裝技術方面較為領先；而以日月光為代表的后道封裝廠商則更熟悉異質異構集成，因此在SiP技術的發展方面更有優勢。中國大陸封測廠長電科技、通富微電、華天科技等近年來發展迅速，其中長電科技的先進封裝

5、技術布局全面且背靠中芯系，在國內封測廠中具有領先優勢。投資建議投資建議：把握大算力時代浪潮下先進封裝行業的投資機會把握大算力時代浪潮下先進封裝行業的投資機會：1）先進封裝是后摩爾時代下確定性的產業趨勢，重點關注傳統封裝廠商技術升級帶來的投資機會；2）Chiplet有望成為高端算力芯片的主流封裝方案，助力國產芯片“破局”，重點關注Chiplet技術領先、具備量產能力的龍頭廠商；3）國內先進封裝產業的蓬勃發展將拉動國產設備需求，重點關注布局封裝環節設備的優質廠商。風險因素風險因素：中美科技摩擦加??；技術研發不及預期；國產化進程不及預期；算力需求不達預期；市場競爭加劇。Table_Chart 行業相

6、對滬深行業相對滬深 300300 指數表現指數表現 數據來源：數據來源：聚源，萬聯證券研究所 Table_ReportList 相關研究相關研究 蘋果推出 M2 Ultra 和 Vision Pro，為硬件端注入活力 北京提出推動國產 AI 芯片突破，LED 照明芯片價格調漲 日本半導體設備出口管制落地，顯示玻璃基板價格調漲 Table_Authors 分析師分析師:夏清瑩夏清瑩 執業證書編號：S0270520050001 電話：075583223620 郵箱： -20%-15%-10%-5%0%5%10%15%20%電子滬深300證券研究報告證券研究報告 行業深度報告行業深度報告 行業研究行

7、業研究 Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 2 頁 共 25 頁$start$正文目錄正文目錄 1 先進封裝成為后摩爾時代提升系統性能的主流趨勢先進封裝成為后摩爾時代提升系統性能的主流趨勢.4 1.1 摩爾定律經濟效能達到瓶頸，先進封裝提升芯片系統性能.4 1.2 封裝技術發展趨勢：芯片性能不斷提高、系統趨于小型化.5 1.3 先進封裝的技術與形態根據需求不斷迭代，多應用于高性能場景.6 2 先進封裝市場空間廣闊，為半導體設備行業帶來增量先進封裝市場空間廣闊，為半導體設備行業帶來增量.10 2.1 先進封裝市場空間廣闊，中國大陸先進封裝產業蓬勃

8、發展.10 2.2 先進封裝為半導體設備行業帶來增量.11 3 高性能計算驅動半導體產業發展，先進封裝實現算力提升高性能計算驅動半導體產業發展，先進封裝實現算力提升.13 3.1 HPC 超越手機成為半導體第一大需求驅動力，大算力時代來臨.13 3.2 AI 服務器產業鏈迎來高景氣，異構集成與異構計算共推算力發展.14 3.3 Chiplet 優勢明顯，是國產芯片“破局”路徑之一.16 4 龍頭積極布局先進封裝，中國大陸封裝廠商蓬勃發展龍頭積極布局先進封裝，中國大陸封裝廠商蓬勃發展.18 4.1 晶圓廠和封測廠積極布局先進封裝，側重點各有不同.18 4.2 OSAT 競爭格局較為穩定，中國大陸

9、廠商蓬勃發展.20 5 投資建議投資建議.24 6 風險因素風險因素.24 圖表 1:單位數量的晶體管成本對比.4 圖表 2:硅的晶胞結構和硅原子空間利用率.4 圖表 3:集成電路的發展方向.5 圖表 4:封裝技術發展的四個階段.5 圖表 5:先進封裝技術的發展主要朝上游晶圓制程和下游模組兩個方向.6 圖表 6:先進封裝四要素.6 圖表 7:主流先進封裝技術方案及延伸方式.7 圖表 8:主流封裝技術方案與特點.7 圖表 9:主流先進封裝技術方案及應用&廠商.8 圖表 10:系統級封裝示意圖.9 圖表 11:Chiplet 可以看成一種硬核形式的 IP.9 圖表 12:3D Chiplet 結構

10、示意圖.10 圖表 13:2021 年封裝市場規模及構成.10 圖表 14:2027 年封裝市場規模及構成.10 圖表 15:2016 年-2025E 中國大陸封裝市場規模.11 圖表 16:2019-2026 年先進封裝主流技術市場規模及預測（$M）.11 圖表 17:傳統封裝的步驟與設備.12 圖表 18:先進封裝晶圓級工藝所需設備.12 圖表 19:部分工藝環節設備的競爭格局.13 圖表 20:臺積電 2021 年至今下游應用領域營收占比（%）.13 圖表 21:中國智能算力規模及預測（百億億次浮點運算/秒，EFLOPS）.14 圖表 22:2022-2026 年全球 AI 服務器出貨量

11、預估.14 圖表 23:面向多場景的異構計算加速平臺.15 圖表 24:英特爾的 Co-EMIB 技術屬于典型的異構集成技術.15 圖表 25:后摩智能 H30 芯片與 8nm 芯片性能比較.16 圖表 26:采用 Chiplet 設計能提升系統的功能密度.16 OZvXjXbWlXUVrVaXlX7NdNbRmOmMpNnOfQqQqOlOpOoP6MpNpNNZoNqPwMqMqR Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 3 頁 共 25 頁 圖表 27:Chiplet 與 SoC、SiP 的比較.17 圖表 28:用 Chiplet 技術的

12、7nm+14nm 的造價 vs 7nm.17 圖表 29:啟明 930 芯片實物.18 圖表 30:2021 年封測廠及晶圓廠龍頭在先進封裝行業的資本支出（$M）.18 圖表 31:英特爾封裝技術發展路線圖.19 圖表 32:臺積電推出“3D Fabric”先進封裝平臺.19 圖表 33:日月光半導體推出的 VIPack 先進封裝平臺.20 圖表 34:2022 年海內外已經上市的封測廠營收情況.20 圖表 35:2022 年全球前十大 OSAT 廠商所在區域市占率.21 圖表 36:長電科技先進封裝產品布局.22 圖表 37:通富微電晶圓級封裝技術可以應用于高性能 ASIC、CPU/GPU.

13、22 圖表 38:華天科技推出 3D Matrix 先進封裝平臺.23 圖表 39:甬矽電子業務定位中高端先進封裝.23 圖表 40:晶方科技高集成度、高可靠性的汽車傳感器封裝.24 Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 4 頁 共 25 頁 1 先進封裝成為先進封裝成為后摩爾時代提升系統性能的后摩爾時代提升系統性能的主流趨勢主流趨勢 1.1 摩爾定律經濟效能達到瓶頸摩爾定律經濟效能達到瓶頸，先進封裝提升，先進封裝提升芯片芯片系統性能系統性能 摩爾定律持續推進帶來的經濟效能達到瓶頸。摩爾定律持續推進帶來的經濟效能達到瓶頸。摩爾定律是指隨著技術演進

14、，芯片上容納的晶體管數量會呈指數級增長，每1.5-2年翻一倍，同時帶來芯片性能提升一倍或成本下降一半的效應。隨著芯片制程工藝的不斷發展，芯片上容納的晶體管數量不斷增加，但單位數量晶體管的成本下降幅度正在持續降低。根據IBS的統計及預測，從16nm到10nm，每10億顆晶體管的成本降低了30.7%，從7nm到5nm成本下降了17.8%，而從5nm到3nm成本僅下降了4.2%。圖表1:單位數量的晶體管成本對比 制程 16nm 10nm 7nm 5nm 3nm 芯片面積(mm2)125 87.66 83.27 85 85 晶體管數量(十億個)3.3 4.3 6.9 10.5 14.1 晶?？倲?單片

15、晶圓 478 686 721 707 707 晶粒凈產出/單片晶圓 359.74 512.44 545.65 530.25 509.04 晶圓價格($)5912 8389 9965 12500 15500 晶粒價格($)16.43 16.43 18.26 23.57 30.45 每10億個晶體管的成本($)4.98 3.81 2.65 2.25 2.16 資料來源：International Business Strategies，芯智訊，萬聯證券研究所 集成電路中晶體管尺寸的微縮逐漸接近硅原子的物理極限。集成電路中晶體管尺寸的微縮逐漸接近硅原子的物理極限。芯片工藝尺寸日益走向極致（3nm至1

16、nm），而1nm的寬度中僅能容納2個硅原子晶格（下圖中a=0.5nm），如若進一步微縮，就將進入量子物理的世界，面臨現階段較為棘手的量子隧穿效應和散熱等問題。晶體管數量不斷增加會造成短溝道效應，即當通道長度縮短到量子物理閾值時會產生量子隧穿效應，從而使晶體管的性能衰減。此外，晶體管工作會持續產生熱量，當數以萬計的晶體管以較短的間隔放置時，也需要解決散熱問題。圖表2:硅的晶胞結構和硅原子空間利用率 資料來源：基于SiP技術的微系統，SiP與先進封裝技術，萬聯證券研究所 先進封裝成為先進封裝成為超越超越摩爾定律摩爾定律、提升系統性能、提升系統性能的的關鍵關鍵路徑之一。路徑之一。目前集成電路發展主要

17、沿著兩個技術路線進行，一個是摩爾定律的延伸，即向芯片小型化的方向發展，通過微縮半導體器件的晶體管尺寸以增加可容納的晶體管數量，以單個芯片性能的提升為目標；另一個是超越摩爾定律，即以先進封裝技術的發展為主要方向，將處理、模擬等多種芯片集成在一個系統內，實現系統級封裝(System in Package,SiP)，以系統性能的提升為目標。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 5 頁 共 25 頁 圖表3:集成電路的發展方向 資料來源：International Roadmap for Devices and Systems，萬聯證券研究所 1.2 封

18、裝技術封裝技術發展發展趨勢：趨勢：芯片性能不斷提高、系統趨于小型化芯片性能不斷提高、系統趨于小型化 封裝技術的發展史是芯片性能不斷提高、系統不斷小型化的歷史封裝技術的發展史是芯片性能不斷提高、系統不斷小型化的歷史。封裝是半導體晶圓制造的后道工序之一，目的是支撐、保護芯片，使芯片與外界電路連接、增強導熱性能等。封裝技術的發展大致分為4個階段：第一、第二階段（1990年以前）以DIP、SOP和LCC等技術為主，屬于傳統封裝；第三階段（1990至2000年）已經開始應用先進封裝技術，這一階段BGA、CSP和FC技術已開始大規模生產；第四階段（2000年至今），先進封裝技術從二維開始向三維拓展，出現了

19、2.5D/3D封裝、晶圓級封裝、扇出型封裝等封裝技術。先進封裝也稱為高密度封裝（HDAP，High Density Advanced Package），采用先進的設計和工藝對芯片進行封裝級重構，并有效提升系統性能。相較于傳統封裝，先進封裝具有引腳數量增加、芯片系統更小型化且系統集成度更高等特點。圖表4:封裝技術發展的四個階段 階段 時間 封裝技術 1 1970年前 直插型封裝，以雙列直插封裝(Dual In-line Package,DIP)為主 2 19701990年 以表面貼裝技術衍生出的小外形封裝(Small Outline Package,SOP)、J型引腳小外形封裝(Small Ou

20、tline J-leaded,SOJ)、無引腳芯片載體(Leadless Chip Carrier,LCC)、扁平方形封裝（Quad Flat Package,QFP)4大封裝技術和針柵陣列(Pin Grid Array,PGA)技術為主 3 19902000年 球柵陣列(Ball Grid Array,BGA)、單芯片封裝(Chip Scale Package,CSP)、倒裝芯片(Flip-Chip,FC)封裝等先進封裝技術開始興起 4 2000年至今 從二維封裝向三維封裝發展，出現了晶圓級封裝(Wafer LevelPackage,WLP)、系統級封裝、扇出型(Fan-Out,FO)封裝、

21、2.5D/3D封裝、嵌入式多芯片互連橋接(Embedded Multi-die Interconnect Bridge，EMIB)等先進封裝技術 資料來源：先進封裝技術的發展與機遇，曹立強等，萬聯證券研究所 先進封裝技術先進封裝技術的的發展發展主要主要朝朝上游晶圓制程和下游模組兩個上游晶圓制程和下游模組兩個方向方向。1 1）向上游晶圓制向上游晶圓制程領域發展程領域發展，該方向發展的技術即晶圓級封裝，通過晶圓重構工藝在晶圓上完成重布線，并通過晶圓凸點工藝形成與外部互聯的金屬凸點以進行封裝，該技術的特點是可以在更小的封裝面積下容納更多的引腳；2 2）向下游模組領域向下游模組領域拓展拓展，即發展系統

22、級封裝技術，將以前分散貼裝在PCB板上的多種功能芯片，包括處理器、存儲器等 Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 6 頁 共 25 頁 功能芯片以及電容、電阻等元器件集成為一顆芯片，壓縮模塊體積、縮短電氣連接距離，提升芯片系統整體功能性和靈活性。圖表5:先進封裝技術的發展主要朝上游晶圓制程和下游模組兩個方向 資料來源：甬矽電子招股說明書，萬聯證券研究所 1.3 先進封裝先進封裝的的技術技術與與形態根據需求不斷迭代形態根據需求不斷迭代，多應用于高性能場景，多應用于高性能場景 先進封裝的四要素是先進封裝的四要素是B Bumpump、R RDLDL、W

23、 Waferafer和和T TSVSV，具備四要素中任意一種技術即為先進，具備四要素中任意一種技術即為先進封裝。封裝。1 1）B Bumpump（金屬凸點）技術（金屬凸點）技術，普遍應用于Flip-Chip（倒裝焊）技術中，處于晶圓之間互聯的位置，起著電氣互聯和應力緩沖的作用，其發展趨勢是使金屬凸點越來越小，直至發展為Hybrid Bonding（混合鍵合）技術，該技術制造的電介質表面光滑、沒有凸點，且具有更高的集成密度；2 2）R RDLDL（重布線層）技術（重布線層）技術，用于X與Y平面電氣延伸和互聯，適用于為I/O端口進行寬松排布，廣泛應用于WLP（晶圓級封裝）技術和2.5D/3D技術中

24、，但不適用于Flip-Chip技術；3 3）W Waferafer（晶圓）（晶圓）技術技術，可以用作芯片的基底和WLP封裝的載體，也可以與硅基板一同實現2.5D集成，技術發展趨勢是使Wafer面積逐漸增大；4 4）T TSVSV（硅通孔）技術（硅通孔）技術，用于Z軸電氣互聯，是實現多維立體結構封裝的關鍵技術。圖表6:先進封裝四要素 資料來源：SiP與先進封裝技術，萬聯證券研究所 R RDLDL和和T TSVSV使使封裝封裝技術技術在在X X-Y Y-Z Z三維空間三維空間中中具備延伸和發展的可能性具備延伸和發展的可能性。重布線層（RDL）技術使得晶圓級封裝得以在X-Y平面進行延伸，誕生了WLC

25、SP、FOWLP、INFO、FOPLP、EMIB等技術?；诠柰祝═SV）技術，封裝系統沿著Z軸進行延伸，實現了二維向三維的拓展，出現了2.5D和3D集成，并演變出CoWoS、HBM、Co-EMIB、HMC、Wide-IO、Foveros、SoIC、X-Cube等技術。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 7 頁 共 25 頁 圖表7:主流先進封裝技術方案及延伸方式 資料來源：SiP與先進封裝技術，萬聯證券研究所 先進封裝的技術與形態會根據應用側需求不斷變化與迭代。先進封裝的技術與形態會根據應用側需求不斷變化與迭代。從WLP、SiP、2.5D/

26、3D等技術方案出發，各廠商根據應用側需求進一步迭代出更深層的技術。以晶圓級封裝（WLP）技術為例，起初WLP技術采用Fan-in形態，隨著引腳數要求增加，Fan-out形態逐漸成為主流；而后出于提升系統性能的目標，臺積電將多個芯片Fan-out工藝集成起來，誕生了INFO技術；而從節省成本的角度出發，單個芯片的FOWLP技術又進一步迭代出面板級封裝技術（FOPLP）。圖表8:主流封裝技術方案與特點 封裝技術方案 技術特點 Flip-Chip Flip-Chip（倒裝芯片）技術最早在20世紀60年代已被提出。相對傳統封裝的引線鍵合，倒裝焊技術采用Bump、RDL等連接方式，克服了引線鍵合焊盤中心

27、距極限的問題，具有縮短互聯長度、熱性能優良、可靠性高等優點。FOWLP 起初WLP（晶圓級封裝）采用Fan-in（扇入型），也即FIWLP，主要應用于面積小、引腳數少的芯片；隨著引腳數要求增加，衍生出Fan-out WLP封裝形態，也即FOWLP（扇出型晶圓級封裝）。INFO 由臺積電開發的技術，是在FOWLP工藝上的集成，可以理解為多個芯片Fan-Out 工藝的集成；InFO給予了多個芯片集成的空間，可應用于射頻和無線芯片的封裝，處理器和基帶芯片封裝，圖形處理器和網絡芯片的封裝。FOPLP(Fan-out Panel Level Package)面板級封裝，采用了更大的面板，因此一次制程下，

28、就可以量產出4倍于300mm硅晶圓的先進封裝產品；是FOWLP技術的延伸，具有更大的成本優勢。EMIB 屬于有基板類封裝；通過硅片進行局部高密度互連。與2.5D封裝的相比，由于不采用TSV，EMIB技術具有正常的封裝良率、無需額外工藝和設計簡單等優點。CoWoS 由臺積電推出的2.5D封裝技術，是把芯片封裝到硅轉接板（中介層)上，并使用硅轉接板上的高密度布線進行互連，然后再安裝在封裝基板上；相比于InFO，CoWoS針對高端市場，連線數量和封裝尺寸都比較大。HBM（High-Bandwidth Memory）高帶寬內存，主要針對高端顯卡市場。HBM使用了3DTSV和2.5DTSV技術，通過3D

29、TSV把多塊內存芯片堆疊在一起，并使用2.5D TSV技術把堆疊內存芯片和GPU在載板上實現互連。HMC（Hybrid Memory Cube）混合存儲立方體，其標準由美光主推，其使用堆疊的DRAM芯片以實現更大的內存帶寬。另外HMC通過3DTSV集成技術把內存控制器（Memory Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 8 頁 共 25 頁 Controller）集成到DRAM堆疊封裝里。HBM通過Interposer和GPU互連，而HMC則是直接安裝在Substrate上，中間缺少了Interposer和2.5D TSV。Wide-IO（Wid

30、e Input Output）由三星主推的寬帶輸入技術，通過將Memory芯片堆疊在Logic芯片上來實現，Memory芯片通過3DTSV和Logic芯片及基板相連接。Foveros 由英特爾主推的三維面對面異構集成芯片堆疊技術；與2D的EMIB封裝方式相比，Foveros更適用于小尺寸產品或對內存帶寬要求更高的產品，也更具體積、功耗等優勢；Foveros每比特傳輸的數據的功率非常低，其技術要處理的是Bump間距減小、密度增大以及芯片堆疊技術。Co-EMIB EMIB和Foveros的綜合體,EMIB主要是負責橫向的連結，讓不同內核的芯片像拼圖一樣拼接起來，而Foveros則是縱向堆棧;CO-

31、EMIB可以說是在維持并延續現有計算架構與生態的最佳作法。SoIC 是一種創新的多芯片堆棧技術，能對10納米以下的制程進行晶圓級的集成。該技術最鮮明的特點是沒有凸點(no-Bump）的鍵合結構，因此具有更高的集成密度和更佳的運行性能。X-Cube X-Cube 3D封裝的芯片之間采用了TSV技術連接，降低功耗的同時提高了傳輸的速率；大幅縮短了芯片間的信號傳輸距離，提高數據傳輸速度，降低功耗，并且還可以按客戶需求定制內存帶寬及密度；目前X-Cube技術已經可以支持7nm及5nm工藝。資料來源：SiP與先進封裝技術，萬聯證券研究所 先進封裝技術能提升系統的功能密度，先進封裝技術能提升系統的功能密度

32、，多多應用于高性能場景。應用于高性能場景。目前主流的先進封裝技術主要由國際半導體龍頭廠商研發，技術研發的維度從2D逐漸提升至2.5D和3D，系統的功能密度也隨之提升。同時，先進封裝主要應用于高性能計算、高端服務器等領域，因此產品技術壁壘與價值量相對傳統封裝會更高。圖表9:主流先進封裝技術方案及應用&廠商 技術方案 推出時間 維度 功能密度 應用領域 對應廠商 FOWLP 2009 2D 低 手機，5G，AI 英飛凌/恩智浦 CoWoS 2012 2.5D 中 高端服務器，高端企業級應用，高性能計算 臺積電 HMC 2012 3D 高 高端服務器，高端企業級應用，高性能計算 Micron/三星/

33、IBM/ARM/微軟 Wide-IO 2012 3D 中 高端智能手機 三星 HBM 2015 3D+2.5D 高 圖像處理，高性能計算 AMD/英偉達/海力士/英特爾/三星 INFO 2016 2D 中 手機，5G，AI 臺積電 FOPLP 2017 2D 中 移動設備，5G，AI 三星 EMIB 2018 2D 中 圖像處理，高性能計算 英特爾 Foveros 2018 3D 中 高端服務器，高端企業級應用，高性能計算 英特爾 Co-EMIB 2019 3D+2D 高 高端服務器，高端企業級應用，高性能計算 英特爾 X-Cube 2020 3D 高 5G，AI，可穿戴設備 三星 TSMC-

34、SoIC 2020 3D 非常高 5G，AI，可穿戴設備 臺積電 資料來源：SiP與先進封裝技術，萬聯證券研究所 系統級封裝（系統級封裝（SiPSiP）屬于廣義的先進封裝屬于廣義的先進封裝，側重于系統屬性側重于系統屬性。SiP是指在封裝內形成一個系統，關注系統在封裝內的實現，所以系統是其重點關注的對象，與之對應的是CSP（單芯片封裝）。但SiP并不是先進封裝特定的某種技術方案，因為SiP可能采用傳統 Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 9 頁 共 25 頁 的Wire Bonding工藝，也可能采用先進封裝的Flip Chip工藝。但隨著系統對

35、性能、功耗、體積的要求越來越高，集成密度的需求也越來越高，SiP也會越來越多地采用先進封裝工藝。在下方示意圖中，SiP指代的是封裝整體，Chiplet/Chip是封裝中的單元，先進封裝是由Chiplet/Chip組成的，2.5D和3D是先進封裝的工藝手段。圖表10:系統級封裝示意圖 資料來源：SiP與先進封裝技術，萬聯證券研究所 ChipletChiplet通過通過先進封裝先進封裝工藝實現工藝實現。Chiplet也稱為小芯片或芯粒，該技術通過將多個芯片裸片（Die）通過內部互聯技術集成在一個封裝內，構成專用功能的異構芯片。通過采用2.5D、3D等高級封裝技術，Chiplet可實現多芯片之間的高

36、速互聯，提高芯片系統的集成度，擴展其性能、功耗優化的空間。相對SoC系統級芯片的傳統設計方法，Chiplet技術方案不需要購買IP或者自研生產，只需要購買已經實現好的小硅片進行封裝集成，且IP可以復用。所以Chiplet可以看成是一種硬核形式的IP，但它是以芯片的形式提供的。圖表11:Chiplet 可以看成一種硬核形式的 IP 資料來源：SiP與先進封裝技術，萬聯證券研究所 3D Chiplet3D Chiplet是是C Chiplethiplet進一步的發展。進一步的發展。3D Chiplet是由AMD在2021年6月首先提出的，通過3D TSV將Chiplet集成在一起，同時為了提高互聯

37、密度，采用了no Bump的垂直互聯結構。目前3D Chiplet產品是由臺積電以SoIC的先進封裝技術進行代工，主要應用在3D V-Cache上，將包含有64MB L3 Cache的Chiplet以3D堆疊的形式與處理器封裝在一起。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 10 頁 共 25 頁 圖表12:3D Chiplet 結構示意圖 資料來源：SiP與先進封裝技術，萬聯證券研究所 2 先進封裝先進封裝市場市場空間廣闊，為半導體設備行業帶來增量空間廣闊，為半導體設備行業帶來增量 2.1 先進封裝先進封裝市場市場空間廣闊，中國大陸先進封裝產業蓬勃

38、發展空間廣闊，中國大陸先進封裝產業蓬勃發展 先進封裝市場占比逐漸高于傳統封裝。先進封裝市場占比逐漸高于傳統封裝。據Yole數據，2021年全球封裝市場總營收為844億美元，其中先進封裝占比44%，市場規模達374億美元。據Yole預測，2027年全球封裝市場規模為1221億美元，其中先進封裝市場規模為650億美元，占比將提升至53%。2021-2027年間先進封裝市場規模的年化復合增速為9.6%，將為全球封測市場貢獻主要增量。圖表13:2021 年封裝市場規模及構成 圖表14:2027 年封裝市場規模及構成 資料來源：Yole，長電科技，萬聯證券研究所 資料來源：Yole，長電科技，萬聯證券研

39、究所 受益于國產替代加速及受益于國產替代加速及制造業的發展制造業的發展，中國大陸的先進封裝市場蓬勃發展。，中國大陸的先進封裝市場蓬勃發展。根據Frost&Sullivan統計，中國大陸2020年先進封裝市場規模為351.3億元，預計2025年將增長至1,136.6億元，2020-2025年間年化復合增速達26.47%，高于Yole對全球先進封裝市場年化復合增速9.6%的預測值。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 11 頁 共 25 頁 圖表15:2016 年-2025E 中國大陸封裝市場規模 資料來源：匯成股份招股說明書，Frost&Sulli

40、van，萬聯證券研究所 倒裝封裝倒裝封裝目前目前是先進封裝行業營收規模最大的技術方案，嵌入式、是先進封裝行業營收規模最大的技術方案，嵌入式、3D3D堆疊和晶圓級扇堆疊和晶圓級扇出型出型等高階等高階封裝成長封裝成長速度較快速度較快。根據互連技術的分類，目前倒裝封裝技術的營收規模最大，其次是3D堆疊封裝及晶圓級扇出型封裝。許多普通規格的芯片產品均需要采用倒裝封裝（Flip-chip）進行內部封裝，因此目前倒裝封裝的市場規模最大。而晶圓級封裝（WLCSP）和嵌入式封裝（ED）屬于更高階的封裝技術，主要應用于高端芯片封裝，目前市場應用規模相對較小。但是從成長速度看，高階封裝技術如嵌入式封裝、3D堆疊、

41、晶圓級扇出型封裝是發展最快的三種方案，根據Yole的預測，2020-2026年市場規模年化復合增速預計分別為25%、22%及15%。圖表16:2019-2026 年先進封裝主流技術市場規模及預測（$M）資料來源：Yole，半導體行業觀察，萬聯證券研究所 2.2 先進封裝為半導體設備行業帶來增量先進封裝為半導體設備行業帶來增量 在先進封裝工藝中，對傳統封裝設備的使用需求和精度要求都有所提升。在先進封裝工藝中，對傳統封裝設備的使用需求和精度要求都有所提升。傳統封裝測試主要位于晶圓制造鏈的后道工序，包括減薄、切割、貼片、鍵合、打標、測試等步驟，需要使用減薄機、劃片機、貼片機、引線鍵合機、激光打標機等

42、半導體設備。隨著先進封裝的發展，在傳統封裝工藝的基礎上也會有所改進，主要包括：（1）在先進封裝工藝中，芯片堆疊的層數增加，為了保持芯片體積較小，對減薄設備的精度提出 Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 12 頁 共 25 頁 更高要求；（2）在Chiplet設計中，制造小芯片需要更多的的切割和貼合，使得劃片機、貼片機的需求數量和精度要求都有所提升；同時Chiplet技術中每個裸片都需要進行測試，且將小芯片集成后還需要進行系統性的測試，因而亦增加了測試設備的需求。圖表17:傳統封裝的步驟與設備 資料來源：IC咖啡，萬聯證券研究所 在先進封裝工藝中

43、，除了傳統封裝設備，還需要使用晶圓制造前道工藝的設備。在先進封裝工藝中，除了傳統封裝設備，還需要使用晶圓制造前道工藝的設備。先進封裝使用的設備與晶圓制造的前道工藝開始有所重疊，而不只是傳統封裝所需要的減薄機、劃片機、貼片機等，刺激設備需求應封裝技術發展而增長。在RDL、Bumping、TSV等互連技術中，均需要使用涂膠機、光刻機等設備；TSV技術需要鉆孔，還增加了刻蝕機的需求。此外對傳統封裝設備中的減薄機、劃片機也需要進行一定改進，比如將設備進一步設計為帶凸點晶圓減薄機、帶凸點晶圓劃片機等，同時對厚度、劃切道寬度等均提出了更高的精度要求。圖表18:先進封裝晶圓級工藝所需設備 晶圓級關鍵工藝技術

44、 所需關鍵工藝設備 重分布層（RDL）掩膜設備、涂膠機、濺射臺、光刻機、刻蝕機 凸點制造技術（Bumping）涂膠機、濺射臺、光刻機、印刷機、電鍍線、回流焊爐、植球機 WLP扇出技術（Fan-out）倒裝芯片鍵合機、塑封機、掩膜設備、涂膠機、濺射臺、光刻機、刻蝕機、劃片機 硅通孔（TSV）晶圓減薄機、掩膜設備、涂膠機、激光打孔機、電鍍設備、濺射臺、光刻機、刻蝕機 高精度互連技術（C2W，W2W）倒裝芯片鍵合機、回流焊爐 晶圓減薄技術（用于WLP/CSP等）帶凸點晶圓減薄機 晶圓劃片技術（用于WLP/CSP等）帶凸點晶圓劃片機 晶圓減薄技術（用于BGA、CSP、3D封裝、SiP等）晶圓減薄機（厚

45、度100m以下）晶圓劃片技術（用于BGA、CSP、3D封裝、SiP等）晶圓劃片機（劃切道寬度30m）資料來源：先進封裝關鍵工藝設備面臨的機遇和挑戰，王志越，萬聯證券研究所 Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 13 頁 共 25 頁 國內先進封裝產業鏈所用國內先進封裝產業鏈所用設備設備有望部分實現國產替代。有望部分實現國產替代。近年來國內半導體設備廠商發展迅速，涌現了北方華創、中微半導體、沈陽拓荊、華海清科、精測電子等具備較先進制程設備工藝實力的公司，對于先進封裝所使用的刻蝕機、涂膠顯影設備、清洗設備、測試機等有望部分實現國產替代。圖表19:部分

46、工藝環節設備的競爭格局 設備類型 外資品牌 國產品牌 光刻設備（含涂膠顯影）ASML、Nikon、Cannon、TEL、DNS 上海微電子、芯源微 刻蝕設備 LAM、TEL、AMAT 中微半導體、北方華創 薄膜設備 AMAT、LAM、TEL 北方華創、沈陽拓荊 離子注入設備 AMAT、Axcelis 中科信、凱世通 過程控制設備 KLA、AMAT、日立 上海睿勵、東方晶源 清洗設備 DNS、TEL、KLA、LAM 盛美半導體、北方華創、至純科技、芯源微 化學機械研磨設備 AMAT、Ebara 華海清科、中電科四十五所 測試設備 泰瑞達、愛德萬 長川科技、精測電子 資料來源：Gartner,芯源

47、微招股說明書，萬聯證券研究所 3 高性能計算驅動高性能計算驅動半導體半導體產業發展，先進封裝實現算力提升產業發展，先進封裝實現算力提升 3.1 HPC 超越手機超越手機成為半導體第一大需求驅動力成為半導體第一大需求驅動力，大算力時代來臨，大算力時代來臨 2 2022022年年Q Q1 1開始，開始，H HPCPC逐漸超越手機成為半導體第一大需求驅動力。逐漸超越手機成為半導體第一大需求驅動力。5G手機滲透率逐漸飽和，隨著人工智能的發展，需要處理的數據量指數級增長，AI服務器、高性能計算等算力需求迎來爆發式增長。從2022年Q1開始，在臺積電下游應用領域的營收占比中，HPC（高性能計算）首次超越智

48、能手機躍居第一，隨后繼續保持上升態勢，而手機營收占比逐漸下行。圖表20:臺積電 2021 年至今下游應用領域營收占比（%）資料來源：TSMC，萬聯證券研究所 智能算力規?？焖僭鲩L，大算力時代來臨。智能算力規?？焖僭鲩L，大算力時代來臨。算力作為人工智能的要素之一，在數字經濟發展、產業智能化升級的進程中發揮巨大作用。根據IDC預測，到2026年，我國智能算力規模將達到1271.4EFLOPS，2022-2026年化復合增長率達47.58%。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 14 頁 共 25 頁 圖表21:中國智能算力規模及預測（百億億次浮點運算

49、/秒，EFLOPS）資料來源：IDC，環球網，萬聯證券研究所 3.2 AI 服務器產業鏈迎來高景氣，異構集成與異構計算共推算力發展服務器產業鏈迎來高景氣，異構集成與異構計算共推算力發展 以以A AI I服務器服務器產業鏈產業鏈為代表的硬件產品將充分受益于人工智能發展的浪潮。為代表的硬件產品將充分受益于人工智能發展的浪潮。據TrendForce集邦咨詢預測，在AI+應用廣泛落地的刺激下，AI服務器2023年出貨量預計將同比增長38.4%，2022-2026年AI服務器的年化復合增長率將達22%。圖表22:2022-2026 年全球 AI 服務器出貨量預估 資料來源：TrendForce集邦咨詢，

50、萬聯證券研究所 AIAI服務器采用的是異構計算架構。服務器采用的是異構計算架構。異構計算（Heterogeneous Computing），是指將CPU、GPU、FPGA、DSP等不同架構的運算單元整合到一起進行并行計算。例如，CPU擅長管理和調度，比如讀取數據，管理文件，人機交互等；GPU管理弱，運算強，更適合整塊數據進行流處理的算法；FPGA實時性高，能管理能運算，但是開發周期長，復雜算法開發難度大；DSP適合特定算法的計算等。異構計算的實現架構通常是CPU+GPU/FPGA/DSP，主要由CPU完成不可加速部分的計算以及整個系統的控制調度，由GPU/FPGA/DSP完成特定的任務和加速，

51、具備計算能力強、可擴展性好、資源利用率高、發展潛力大等優點。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 15 頁 共 25 頁 圖表23:面向多場景的異構計算加速平臺 資料來源：SiP與先進封裝技術，萬聯證券研究所 異構集成異構集成通過先進封裝工藝將多個高性能通過先進封裝工藝將多個高性能算力算力芯片集成在一個系統中芯片集成在一個系統中，實現實現異構計異構計算算以提升算力以提升算力。異構集成（Heterogeneous Integration），準確的全稱為異質異構集成，異構代表采用的不同工藝節點，異質代表不同模塊使用的半導體材料不同。異構集成通過先進封

52、裝工藝將不同工藝節點、不同材質的高性能芯片集成在一起，使在單個封裝內構建復雜系統成為了可能，能夠快速達到異構計算系統內的芯片所需要的功耗、體積、性能的要求，從而使異構計算可以通過整合不同架構的運算單元來進行并行計算，達到提升算力的目的。圖表24:英特爾的 Co-EMIB 技術屬于典型的異構集成技術 資料來源：SiP與先進封裝技術，萬聯證券研究所 在存算一體大算力領域，已有國內企業走在前列。在存算一體大算力領域，已有國內企業走在前列。存算一體架構將不同類型的處理器和存儲組件等集成到同一個芯片上，是異構集成的一種形式，目前在該領域已有國內企業取得突破。2023年5月，后摩智能正式發布國內首款存算一

53、體智駕芯片鴻途H30。該芯片僅用12nm工藝制程，其物理算力實現了高達256TOPS，在Int8全精度的計算提供下，計算延時只有1.5ns，能效比為30-150 TOPS/W，比業界同等精度計算條件下的水平提高了3倍以上。H30芯片采用的是后摩智能自研的AI處理器架構IPU（Intelligence Processing Unit），將面向智能駕駛、通用人工智能等領域。與國際巨頭的某款智能駕駛8nm芯片相比，在Resnet50網絡的條件下，后摩智能H30的性能可以達到友商的2倍以上。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 16 頁 共 25 頁 圖

54、表25:后摩智能 H30 芯片與 8nm 芯片性能比較 資料來源：半導體行業觀察，萬聯證券研究所 3.3 Chiplet 優勢明顯，優勢明顯，是是國產芯片國產芯片“破局”“破局”路徑之一路徑之一 高性能計算的應用場景不斷拓寬，對算力芯片性能提出更高要求，進而拉動了先進封高性能計算的應用場景不斷拓寬，對算力芯片性能提出更高要求，進而拉動了先進封裝及裝及ChipletChiplet工藝的需求工藝的需求。隨著AI大模型數據處理需求的持續提升，對算力芯片性能提出更高要求。Chiplet是高性能算力芯片的封裝解決方案之一，其在設計、生產環節均進行了效率優化，能有效降低成本并持續提高系統集成度。Chipl

55、et需要采用先進封裝工藝中的異構集成技術進行實現，因而Chiplet的高增長亦將帶動異構集成的需求提升。根據Omdia預測，隨著人工智能、高性能計算、5G等新興應用領域需求滲透，2035年全球Chiplet市場規模有望達到570億美元，2018-2035年復合年均增長率為30.16%，發展勢頭強勁。圖表26:采用 Chiplet 設計能提升系統的功能密度 資料來源：SiP與先進封裝技術，萬聯證券研究所 與傳統與傳統SoCSoC相比，相比，ChipletChiplet在設計靈活度、在設計靈活度、良率良率等方面優勢明顯。等方面優勢明顯。相對單片集成技術SoC而言，Chiplet是由不同工藝節點的模

56、塊共同組成，在相同的系統性能目標下，部分模塊對制程的要求有所降低，節省了部分開發時間；由于芯片面積越大越容易產生缺陷，而Chiplet每個模塊的載體都是較小的硅片，有效降低了生產中產生的缺陷數量；同時每個小硅片擁有單獨的IP，并且可以重復使用，根據特定客戶的獨特需求定制產品，節省開發時間。不同工藝生產制造的Chiplet可以通過SiP技術結合，典型的方案就是XPU+DRAM，通過異構集成把內存和算力單元直接整合到一起，提升系統性能、突破算力瓶頸。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 17 頁 共 25 頁 圖表27:Chiplet 與 SoC、S

57、iP 的比較 資料來源：AMD，半導體行業觀察，萬聯證券研究所 針對先進針對先進制程制程，C Chiplethiplet更具成本優勢。更具成本優勢。一方面小芯片形式的制造良率有所提升，另一方面是Chiplet允許使用不同的制程制造異構芯片，例如高性能模塊采用7nm，其他模塊只需要14nm或28nm就可以做到性能最大化，使系統整體的功能密度非常接近于7nm的集成。AMD采用“7nm+14nm”的Chiplet設計方案，較7nm的單芯片集成的成本下降了接近一半。AMD認為是否使用Chiplet設計思想的動機，在于性能、功耗與造價能否妥協。Chiplet對成本下降的效果會隨著核數（芯片核心的數量）的

58、降低而邊際減小，因此未來可能會出現一個價格的均衡點來判斷采用Chiplet技術是否更具有經濟效益。圖表28:用 Chiplet 技術的 7nm+14nm 的造價 vs 7nm 資料來源：SiP與先進封裝技術，萬聯證券研究所 中美科技摩擦加劇背景下國內先進制程發展受限中美科技摩擦加劇背景下國內先進制程發展受限，C Chiplethiplet是國產芯片是國產芯片“破局”“破局”路徑路徑之一。之一。近年來美國以芯片與科學法案、貿易管制“實體清單”及與日本、荷蘭組成芯片聯盟等手段限制我國芯片先進制程的發展，使我國高端芯片領域面臨“卡脖子”問題。Chiplet降低了芯片設計的成本與門檻，且其IP復用的特

59、性提高了設計的靈活性，是國產芯片“破局”路徑之一。2023年2月，北極雄芯發布了國內首款基于異構Chiplet集成的智能處理芯片。該芯片采用12nm工藝生產，HUB Chiplet采用RISC-V CPU核心，可通過靈活搭載多個NPU Side Die提供8-20TOPS（INT8）稠密算力。該芯片可用于AI推理、隱私計算、工業智能等不同場景，有效解決了下游客戶在算法適配、迭代周期、算力利用率、算力成本等各方面難以平衡的核心痛點。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 18 頁 共 25 頁 圖表29:啟明 930 芯片實物 資料來源：北極雄芯，萬

60、聯證券研究所 4 龍頭積極布局先進封裝龍頭積極布局先進封裝，中國大陸封裝廠，中國大陸封裝廠商商蓬勃發展蓬勃發展 4.1 晶圓廠和封測廠積極布局先進封裝，側重點各有不同晶圓廠和封測廠積極布局先進封裝，側重點各有不同 封測廠封測廠及晶圓及晶圓廠龍頭廠龍頭均均積極布局先進封裝積極布局先進封裝。根據Yole數據，2021年各行業龍頭在先進封裝行業的資本支出合計約為119億美元。晶圓廠陣營方面，英特爾以35億美元的資本支出排名第一，主要用以支持Foveros和EMIB技術。臺積電、三星以30.5億美元和15億美元的資本支出分別排名第二、第四。而封測廠陣營方面，日月光以20億美元的資本支出排名第三，其是最

61、大也是唯一能夠與代工廠和集成設備制造商形成競爭的OSAT。中國大陸封測廠長電科技和通富微電在先進封裝資本支出方面則分居第6、7名。圖表30:2021 年封測廠及晶圓廠龍頭在先進封裝行業的資本支出（$M）資料來源：Yole，天天IC，萬聯證券研究所 英特爾英特爾致力于實現每毫米立方體里功能最大。致力于實現每毫米立方體里功能最大。在英特爾的技術發展路線圖中，先進封裝主要關注互連密度、功率效率和可擴展性三個方面。其中，Foveros和混合鍵合技術主要關注功率效率、互連密度方面，而Co-emib和ODI技術則體現了集成的可擴展性特點。從Foveros到混合鍵合技術，英特爾逐漸實現凸點間距越來越小，使系

62、統擁有更高的電流負載能力、更好的熱性能。未來英特爾將繼續致力于實現每毫米立方體里功能最大。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 19 頁 共 25 頁 圖表31:英特爾封裝技術發展路線圖 資料來源：SiP與先進封裝技術，萬聯證券研究所 臺積電推出“臺積電推出“3 3D D FabricFabric”先進封裝平臺?！毕冗M封裝平臺。臺積電將2.5D和3D先進封裝技術整合為“3D Fabric”平臺，在2.5D層面推出了CoWoS及InFO等技術，在3D層面推出了3D SoIC技術。其中前段技術包含3D的整合芯片系統（SoIC InFO-3D），后端組

63、裝測試相關技術包含2D/2.5D的整合型扇出（InFO）以及2.5D的CoWoS系列。目前最新的第五代CoWoS-S封裝技術，將增加3倍的中介層面積、8個HBM2e堆棧（容量高達128GB）、全新的硅通孔（TSV）解決方案等，有望將晶體管數量翻至第3代封裝解決方案的20倍。圖表32:臺積電推出“3D Fabric”先進封裝平臺 資料來源：芯智訊，萬聯證券研究所 日月光半導體推出日月光半導體推出“VIPackVIPack”先進封裝平臺，提供垂直互連整合封裝解決方案。先進封裝平臺，提供垂直互連整合封裝解決方案。該平臺由六大核心封裝技術組成，包括日月光基于高密度RDL的Fan Out Package

64、-on-Package（FOPoP）、Fan Out Chip-on-Substrate（FOCoS）、Fan Out Chip-on-Substrate-Bridge（FOCoS-Bridge）和Fan Out System-in-Package（FOSiP），以及基于硅通孔（TSV）的2.5D/3D IC和Co-Packaged Optics。平臺具備先進的RDL制程、嵌入式整合以及2.5D/3D封裝等技術，提供可優化時脈速度、頻寬和電力傳輸的高度整合硅封裝解決方案所需的制程能力，能縮短共同設計時間、產品開發和上市時程。其中FOPoP是由日月光在2023年3月14日發布的，該技術實現了電氣

65、路徑減少3倍（降低延遲性）、帶寬密度提高8倍（提高帶寬優勢）的提升，主要應用于移動裝置和網絡通訊市場。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 20 頁 共 25 頁 圖表33:日月光半導體推出的 VIPack 先進封裝平臺 資料來源：ASE，萬聯證券研究所 晶圓廠陣營及封測廠陣營關注側重點晶圓廠陣營及封測廠陣營關注側重點各有各有不同。不同。晶圓廠由于在前道環節的經驗更豐富，能更快掌握需要刻蝕等前道步驟的TSV技術，因而在2.5D/3D封裝技術方面較為領先，如英特爾的Foveros技術和臺積電的CoWoS技術，均是高維集成的領先技術。而后道封裝廠商則

66、更熟悉異質異構集成且封裝技術布局全面，因此在SiP技術的發展方面更有優勢，比如日月光的“VIPack”平臺中就將FOSiP等系統級封裝技術列為核心技術之一。在后摩爾時代，先進封裝為封裝行業帶來核心增量，亦成為晶圓廠和封測廠的兵家必爭之地。我們預計未來晶圓制造廠的工藝程序將會演變成從制造到封裝的一體化工程，而OSAT則會呈現馬太效應，技術迭代能力強、客戶資源豐富的龍頭企業更具優勢，市場份額有望更加集中。4.2 OSAT 競爭格局較為穩定，中國大陸廠商蓬勃發展競爭格局較為穩定，中國大陸廠商蓬勃發展 O OSATSAT競爭格局較為穩定，中國大陸封測廠競爭格局較為穩定，中國大陸封測廠營收營收名列前茅。

67、名列前茅。根據2022年海內外已經上市的封測廠（OSAT，Outsourced Semiconductor Assembly and Test）營收情況，OSAT行業整體營收排名變化不大，競爭格局較為穩定。中國大陸封測廠中有長電科技、通富微電、華天科技和甬矽電子進入前三十名的榜單，其中長電科技、通富微電和華天科技穩居榜單前十。從毛利率和研發營收比來看，中國大陸封測廠的研發投入水平處于國際領先水平，但毛利率與海外巨頭相比仍有提升空間。圖表34:2022 年海內外已經上市的封測廠營收情況 公司名稱 國家/地區 2022年 營收排名 2021年 營收排名 2022年營業收入（M$）2022年 營收增

68、長 2022年 毛利率 2022年 研發營收比 日月光 中國臺灣 1 1 12325 2.9%28.4%5.6%安靠 美國 2 2 7091.6 15.5%18.8%2.1%長電科技長電科技 中國大陸中國大陸 3 3 3 3 49904990 5.4%5.4%17.1%17.1%3.9%3.9%通富微電通富微電 中國大陸中國大陸 4 4 5 5 31603160 28.8%28.8%13.9%13.9%6.2%6.2%力成 中國臺灣 5 4 2786-7.1%20.8%2.9%華天科技華天科技 中國大陸中國大陸 6 6 6 6 17651765 -5.9%5.9%16.9%16.9%5.9%5

69、.9%京元電子 中國臺灣 7 8 1221 1.1%35.6%3.4%頎邦科技 中國臺灣 8 10 800-17.4%32.7%3.2%南茂科技 中國臺灣 9 9 784-20.0%21.0%4.9%Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 21 頁 共 25 頁 HANA 韓國 10 13 690 19.6%19.3%3.6%矽格 中國臺灣 11 12 621 3.9%29.6%2.3%SFA 韓國 12 15 539-2.5%11.4%0.3%超豐電子 中國臺灣 13 11 532-23.6%26.7%1.6%嘉盛 馬來西亞 14 16 526-

70、3.0%17.3%-華泰電子 中國臺灣 15 14 516-9.6%16.3%2.2%欣銓科技 中國臺灣 16 19 479 12.4%40.7%3.6%同欣電子 中國臺灣 17 17 467-6.7%35.5%2.6%LB Semicon 韓國 18 18 405-5.5%17.3%0.7%納沛斯 韓國 19 23 347 14.6%17.6%12.6%福懋科技 中國臺灣 20 21 346-2.6%21.0%1.6%益納利美昌 馬來西亞 21 20 335-10.4%30.4%-甬甬矽電子矽電子 中國大陸中國大陸 2222 2222 323323 1.4%1.4%22.0%22.0%5.6

71、%5.6%華東科技 中國臺灣 23 24 315 8.3%8.8%0.5%恒諾 泰國 24 25 303 5.1%13.4%2.1%AOI 日本 25 26 302 5.1%12.4%0.0%精材科技 中國臺灣 26 28 256-6.6%37.0%4.2%Signetics 韓國 27 29 222-4.6%6.7%1.5%菱生精密 中國臺灣 28 27 200-27.6%8.9%2.8%訊芯科技 中國臺灣 29 32 175 14.6%12.1%5.9%捷敏股份 中國臺灣 30 31 173 1.7%24.0%1.0%晶方科技晶方科技 中國大陸中國大陸 3131 3030 164164 -

72、24.8%24.8%44.4%44.4%17.2%17.2%資料來源：半導體綜研，萬聯證券研究所 中國大陸封測廠蓬勃發展，中國大陸封測廠蓬勃發展，以以長電科技長電科技最為突出最為突出。在芯思想發布的委外封測前十大榜單中，中國大陸市占率占比24.55%，僅次于中國臺灣地區。在中國大陸封測廠中，長電科技市占率占比44%，是國內封測行業的龍頭企業。圖表35:2022 年全球前十大 OSAT 廠商所在區域市占率 資料來源：芯思想研究院，長電科技，萬聯證券研究所 長電科技長電科技在國內封測廠中具有領先優勢在國內封測廠中具有領先優勢，先進封裝技術布局全面先進封裝技術布局全面且背靠中芯系且背靠中芯系。近年來

73、長電科技重點發展系統級、晶圓級和2.5D/3D等先進封裝技術，提供的解決方案包括扇入型晶圓級封裝(FIWLP)、扇出型晶圓級封裝(FOWLP)、集成無源器件(IPD)、硅 Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 22 頁 共 25 頁 通孔(TSV)、包封芯片封裝(ECP)、射頻識別(RFID)等。在SiP封裝領域，長電科技擁有雙面塑形、EMI電磁屏蔽、激光輔助鍵合（LAB）等先進技術，具有電氣性能更佳、EMI屏蔽效果更好、可靠性更強等優勢。此外，中芯國際為長電科技股東之一，雙方合作緊密，且中芯國際作為國內晶圓代工龍頭，在需要前道工藝輔助的2.5D

74、/3D封裝環節可以與長電科技協同合作，增強長電科技較其他封測廠的競爭優勢。圖表36:長電科技先進封裝產品布局 資料來源：長電科技官網，萬聯證券研究所 通富微電通富微電聚焦聚焦算力芯片封測，算力芯片封測，與與A AMDMD深度合作深度合作。通富微電不斷加強自主創新，并在多個先進封裝技術領域積極開展國內外專利布局，截至2022年12月31日累計國內外專利申請達1,383件，其中發明專利占比約70%。公司在多芯片組件、集成扇出封裝、2.5D/3D等先進封裝技術方面均有前瞻性布局，已能提供多樣化的Chiplet封裝解決方案，且現已具備7nm、Chiplet封裝技術規模量產能力。此外，通富微電是AMD最

75、大的封裝測試供應商，占其訂單總數的80%以上。未來隨著和AMD的深入合作，通富微電將持續深耕算力芯片封測領域，分享算力產業鏈加速發展的紅利。圖表37:通富微電晶圓級封裝技術可以應用于高性能 ASIC、CPU/GPU 資料來源：通富微電官網，萬聯證券研究所 華天科技持續發力先進封裝華天科技持續發力先進封裝，推出推出3D3D-MatrixMatrix先進封裝技術平臺先進封裝技術平臺。華天科技為國內第三大、全球第六大的封測廠，現已掌握了SiP、FC、TSV、Bumping、Fan-Out、WLP、3D等集成電路先進封裝技術。在Fan-Out領域，華天科技擁有完全自主知識產權的晶圓級扇出型封裝解決方案

76、-eSiFO（embedded Silicon Fan-Out），可以提供8寸，12寸晶圓級扇出封裝的服務。此外公司實現了3D FO SiP 封裝工藝平臺的開發，現已具備由TSV、eSiFo、3D SiP構成的最新先進封裝技術平臺3D Matrix。未來華天科技將持續加強技術創新工作，推進2.5D Interposer（RDL+Micro Bump）項目的研發，布局UHDFO、FOPLP封裝技術，加大在FCBGA、汽車電子等封裝領域的技術拓展，提升公司在先進封裝領域的競爭力。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 23 頁 共 25 頁 圖表38:

77、華天科技推出 3D Matrix 先進封裝平臺 資料來源：未來半導體，華天科技，萬聯證券研究所 甬矽電子甬矽電子定位中高端先進封裝，后起之秀蓬勃發展。定位中高端先進封裝，后起之秀蓬勃發展。甬矽電子于2017年11月設立，從成立之初即聚焦集成電路封測業務中的先進封裝領域，且堅持中高端先進封裝業務定位，車間潔凈等級、生產設備、產線布局、工藝路線、技術研發、業務團隊、客戶導入均以先進封裝業務為導向。公司全部產品均為QFN/DFN、WB-LGA、WB-BGA、Hybrid-BGA、FC-LGA等中高端先進封裝形式，并在系統級封裝（SiP）、高密度細間距凸點倒裝產品（FC類產品）、大尺寸/細間距扁平無引

78、腳封裝產品（QFN/DFN）等先進封裝領域具有較為突出的工藝優勢和技術先進性。圖表39:甬矽電子業務定位中高端先進封裝 資料來源：甬矽電子招股說明書，萬聯證券研究所 晶方科技晶方科技聚焦傳感器封裝，持續拓展差異化競爭優勢。聚焦傳感器封裝，持續拓展差異化競爭優勢。晶方科技是晶圓級硅通孔（TSV）封裝技術的領先者，具備8英寸、12英寸晶圓級芯片尺寸封裝技術規模量產封裝線，涵蓋晶圓級到芯片級的一站式綜合封裝服務能力。公司重點聚焦以影像傳感芯片為代表的智能傳感器市場，封裝的產品主要包括CIS芯片、TOF芯片、生物身份識別芯片、MEMS芯片等，同時針對汽車電子應用領域的性能提升需求，大力推進車規STAC

79、K封裝工藝的開發創新，持續提升在車規CIS領域的技術領先優勢與業務規模。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 24 頁 共 25 頁 圖表40:晶方科技高集成度、高可靠性的汽車傳感器封裝 資料來源：晶方科技官網，萬聯證券研究所 5 投資建議投資建議 把握大算力時代浪潮下先進封裝把握大算力時代浪潮下先進封裝產業產業的投資機會：的投資機會：1 1）先進封裝是先進封裝是后摩爾時代后摩爾時代下下確定性的產業趨勢：確定性的產業趨勢：先進封裝是半導體產業超越摩爾定律、提升系統性能的必然選擇，為封測市場帶來主要增量，且應用場景主要在高性能計算、高端服務器等領域

80、，產品技術壁壘與價值量相對傳統封裝會更高，重點關注傳統封裝廠商技術升級帶來的投資機會；2 2）C Chiplethiplet有望有望成為高端算力芯片的主流封裝方案成為高端算力芯片的主流封裝方案，助力助力國產芯片“破局”國產芯片“破局”：大算力時代下，高性能計算的應用場景不斷拓寬，對算力芯片性能提出更高要求，進而拉動了先進封裝及Chiplet工藝的需求；此外，Chiplet降低了芯片設計的成本與門檻，且其IP復用的特性提高了設計的靈活性，在國內發展先進制程外部條件受限的環境下，Chiplet有望成為國產芯片“破局”路徑之一，重點關注Chiplet技術領先、具備量產能力的龍頭廠商；3 3）國內國內

81、先進封裝先進封裝產業蓬勃發展產業蓬勃發展將將拉動國產設備需求拉動國產設備需求：在先進封裝工藝中，對傳統封裝設備的使用需求和精度要求都有所提升，同時由于工藝延伸至前道環節，為前道設備帶來增量，提升了半導體設備的市場需求，也進一步推進了半導體設備的國產替代進程，重點關注布局封裝環節設備的優質廠商。綜上，建議綜上，建議重點重點關注關注大算力時代浪潮下具備大算力時代浪潮下具備先進封裝技術領先優勢和先進封裝技術領先優勢和客戶資源優勢客戶資源優勢的龍頭廠商的龍頭廠商，以及，以及受益國產替代及受益國產替代及先進封裝產業發展紅利的先進封裝產業發展紅利的上游上游設備廠商。設備廠商。6 風險風險因素因素 中美科技

82、摩擦加??；技術研發不及預期；國產化進程不及預期；算力需求不達預期；市場競爭加劇。Table_Pagehead 證券研究報告證券研究報告|電子電子 萬聯證券研究所 第 25 頁 共 25 頁$end$Table_InudstryRankInfo 行業投資評級行業投資評級 強于大市：未來6個月內行業指數相對大盤漲幅10以上；同步大市：未來6個月內行業指數相對大盤漲幅10至-10之間；弱于大市：未來6個月內行業指數相對大盤跌幅10以上。Table_StockRankInfo 公司投資評級公司投資評級 買入：未來6個月內公司相對大盤漲幅15以上；增持：未來6個月內公司相對大盤漲幅5至15；觀望：未來6

83、個月內公司相對大盤漲幅-5至5；賣出：未來6個月內公司相對大盤跌幅5以上?；鶞手笖担簻?00指數 Table_RiskInfo 風險提示風險提示 我們在此提醒您，不同證券研究機構采用不同的評級術語及評級標準。我們采用的是相對評級體系，表示投資的相對比重建議；投資者買入或者賣出證券的決定取決于個人的實際情況，比如當前的持倉結構以及其他需要考慮的因素。投資者應閱讀整篇報告，以獲取比較完整的觀點與信息，不應僅僅依靠投資評級來推斷結論。Table_PromiseInfo 證券分析師承諾證券分析師承諾 本人具有中國證券業協會授予的證券投資咨詢執業資格并登記為證券分析師，以勤勉的執業態度，獨立、客觀地出

84、具本報告。本報告清晰準確地反映了本人的研究觀點。本人不曾因，不因，也將不會因本報告中的具體推薦意見或觀點而直接或間接收到任何形式的補償。Tale_ReliefInfo 免責條款免責條款 萬聯證券股份有限公司（以下簡稱“本公司”）是一家覆蓋證券經紀、投資銀行、投資管理和證券咨詢等多項業務的全國性綜合類證券公司。本公司具有中國證監會許可的證券投資咨詢業務資格。本公司不會因接收人收到本報告而視其為客戶。在任何情況下，本報告中的信息或所表述的意見并不構成對任何人的投資建議。本報告中的信息或所表述的意見并未考慮到個別投資者的具體投資目的、財務狀況以及特定需求?？蛻魬灾髯鞒鐾顿Y決策并自行承擔投資風險。本

85、公司不對任何人因使用本報告中的內容所導致的損失負任何責任。在法律許可情況下，本公司或其關聯機構可能會持有報告中提到的公司所發行的證券頭寸并進行交易，還可能為這些公司提供或爭取提供投資銀行、財務顧問或類似的金融服務。市場有風險，投資需謹慎。本報告是基于本公司認為可靠且已公開的信息撰寫，本公司力求但不保證這些信息的準確性及完整性，也不保證文中的觀點或陳述不會發生任何變更。在不同時期，本公司可發出與本報告所載資料、意見及推測不一致的報告。分析師任何形式的分享證券投資收益或者分擔證券投資損失的書面或口頭承諾均為無效。本報告的版權僅為本公司所有，未經書面許可任何機構和個人不得以任何形式翻版、復制、刊登、發表和引用。未經我方許可而引用、刊發或轉載的引起法律后果和造成我公司經濟損失的概由對方承擔，我公司保留追究的權利。Table_AdressInfo 萬聯證券股份有限公司萬聯證券股份有限公司 研究所研究所 上海浦東新區世紀大道 1528 號陸家嘴基金大廈 北京西城區平安里西大街 28 號中海國際中心 深圳福田區深南大道 2007 號金地中心 廣州天河區珠江東路 11 號高德置地廣場