《浙江圖靈算力研究院：2024年RISC-V芯片產業發展報告（112頁）.pdf》由會員分享，可在線閱讀，更多相關《浙江圖靈算力研究院：2024年RISC-V芯片產業發展報告（112頁）.pdf（112頁珍藏版）》請在三個皮匠報告上搜索。

1、1RISC-V芯片產業發展報告浙江圖靈算力研究院二浙江圖靈算力研究院二二四年二四年2目錄目錄一.計算機指令集基本情況.3二.計算機指令集簡介.5（一）（一）CISC 和和 RISC 指令集特點指令集特點.5（二）主流指令集架構（二）主流指令集架構（ISA）介紹）介紹.12三.RISC-V架構發展簡介.22（一）（一）RISC-V 的提出及早期發展歷程的提出及早期發展歷程.22（二）（二）RISC-V 主要特點主要特點.28（三）基于（三）基于 RISC-V 架構芯片的發展情況現狀架構芯片的發展情況現狀.50四.RISC-V產業生態發展情況.54（一）（一）RISC-V 基金會情況基金會情況.5

2、4（二）全球主要企業和產品（二）全球主要企業和產品.59五.國內 RISC-V 產業生態發展情況.75（一）國內處理器市場發展情況（一）國內處理器市場發展情況.75（二）國內（二）國內 RISC-V 指令集發展概況指令集發展概況.78（三）主要企業和產品（三）主要企業和產品.83六.RISC-V面臨的機遇與挑戰.101（一）（一）RISC-V 發展存在的機遇發展存在的機遇.101（二）（二）RISC-V 發展存在的挑戰發展存在的挑戰.102七.RISC-V發展趨勢及建議.104（一）技術發展趨勢（一）技術發展趨勢.104（二）生態環境發展趨勢（二）生態環境發展趨勢.106（三）未來展望（三）未

3、來展望.108（四）發展建議（四）發展建議.1103一.計算機指令集基本情況計算機的程序是由一系列的指令組成的，指令就是要計算機執行某種操作的命令。從計算機組成的層次結構來說，計算機的指令有微指令、機器指令和宏指令之分。指令系統是指機器所具有的全部指令的集合，它反映了計算機所擁有的基本功能。在計算機系統的設計和使用過程中，硬件設計人員采用各種手段實現指令系統，而軟件設計人員則使用這些指令系統編制各種各樣的系統軟件和應用軟件，用這些軟件來填補硬件的指令系統與人們習慣的使用方式之間的語義差距。因此，指令系統是軟件設計人員與硬件設計人員之間的一個主要分界面，也是他們之間互相溝通的一座橋梁。在計算機系

4、統的設計過程中，指令系統的設計是非常關鍵的，它必須由軟件設計人員與硬件設計人員來共同完成。設計指令系統就是要選擇計算機系統中的一些基本操作（包括操作系統和高級語言中的）應由硬件實現還是由軟件實現，選擇某些復雜操作是由一條專用的指令實現，還是由一串基本指令實現，然后具體確定指令系統的指令格式、類型、操作以及對操作數的訪問方式。指令系統的發展經歷了從簡單到復雜的演變過程。20 世紀50 至 60 年代，當時的計算機硬件結構比較簡單，由于技術的限制，計算機大多數都是采用分立元件的晶體管或電子4管組成，因為計算機的指令系統數量也不大，只有定點加減、邏輯運算、數據傳送、轉移等十幾至幾十條指令，尋址方式也

5、比較簡單。20 世紀 60 年代中期，集成電路的出現，讓計算機的體積、價格、能耗等方面都得到了下降，整體的硬件功能也得到了一定的提升，整個指令系統變得更加豐富，增加了乘除運算、浮點運算、十進制運算、字符串處理等指令，指令數目多達一二百條，尋址方式也趨多樣化。當時的計算機速度很慢，特別是存儲速度非常慢，廣泛使用的慢速磁帶存儲設備以及大容量內存的缺乏，讓計算機對每一字節空間的應用都很珍惜。在這樣的情況下，人們傾向于在一條指令中完成更多的工作，比如“從內存和寄存器讀取數據相加后，寫入內存”。這實際上是四條指令，首先是從內存讀取數據，其次是從寄存器讀取數據，第三是相加，最后才是寫入內存。一條指令可以完

6、成四項工作，這是當時計算機的主流設計方案。20 世紀 70 年代，計算機的普及說明了整個計算機性能有了一個更大的提升，但是其中出現的軟件危機卻為指令系統帶來了新的轉機。IBM 以及其他企業的從業人員發現，目前的 PC 發展方向存在一定的問題。如果按照現在指令集發展的方向繼續發展的話，那么現有的指令集系統會越來越復雜。而同時期編譯器的流行，讓這種情況發生了變化：5一方面指令集越來越復雜，一方面編譯器卻很少使用這么多復雜的指令集。而且如此多的復雜指令，CPU 難以對每一個指令都做出優化，甚至部分復雜指令本身耗費的時間反而更多。對這件事情的總結，就是后來著名的“8020”定律，也就是在所有的指令集中

7、，只有 20%最常用，80%基本上罕有問津。20 世紀 80 年代，精簡指令集開始出現。這種指令集的優勢在于將計算機中最常用的 20%的指令集集中優化，而剩下的不常用的 80%則采用拆分為常用指令集等方式運行。隨著 RISC 微處理器迅速發展，人們又發現 RISC 指令系統并不能充分實現指令級并行處理，從而影響了計算機性能的進一步提高，又出現了超長指令字（VLIW）計算機指令系統。在上世紀 80 年代中末期，大量基于 RISC 的新指令集和產品的問世，讓人們看到了精簡指令集的威力。SGI 的工作站基于 MIPS，速度超群；IBM 的 Power 系列堪稱巨型計算機的首選產品；還有 DEC Al

8、pha 架構的處理器，都是RISC 的代表之作。二.計算機指令集簡介（一）（一）CISC 和和 RISC 指令集特點指令集特點1.CISC 指令集指令集CISC 是指復雜指令系統計算機（Complex Instruction6Set Computer）。隨著計算機系統的復雜，要求計算機指令系統的構造能使計算機的整體性能更快更穩定。最初，人們采用的優化方法是通過設置一些功能復雜的指令，把一些原來由軟件實現的、常用的功能改用硬件的指令系統實現，以此來提高計算機的執行速度，這種計算機系統就被稱為復雜指令系統計算機，簡稱 CISC。（1）CISC 指令集主要特點指令集主要特點為了支持復雜指令集，CIS

9、C 通常包括一個復雜的數據通路和一個微程序控制器。微程序控制器由一個微程序存儲器、一個微程序計數器（MicroPC）和地址選擇邏輯構成。在微程序存儲器中的每一個字都表示一個控制字，并且包含了一個時鐘周期內所有數據通路控制信號的值。這就意味著控制字中的每一位表示一個數據通路控制線的值。例如，它可以用于加載寄存器或者選擇 ALU 中的一個操作。此外每個處理器指令都由一系列的控制字組成。當從內存中取出這樣的一條指令時，首先把它放在指令寄存器中，然后地址選擇邏輯再根據他來確定微程序存儲器中相應的控制字順序起始地址。當把該起始地址放入 MicroPC 中后，就從微程序內存中找到相應的控制字，并利用它在數

10、據通路中把數據從一個寄存器傳送到另一個寄存器。由于MicroPC 中的地址并發遞增來指向下一個控制字，因此對于序列中的每個控制器都會重復一遍這一步驟。最終，當執7行完最后一個控制字時，就從內存中取出一條新的指令，整個過程會重復進行。由此可見，控制字的數量及時鐘周期的數目對于每一條指令都可以是不同的。因此在 CISC 中很難實現指令流水操作。另外，速度相對較慢的微程序存儲器需要一個較長的時鐘周期。由于指令流水和短的時鐘周期都是快速執行程序的必要條件，因此 CISC 體系結構對于高效處理器略有挑戰。CISC 指令集主要具有以下特點。一是指令系統復雜。指令數較多，一般大于 100 條。尋址方式和指令

11、格式較多，一般大于 4種。二是絕大多數指令需要多個機器時鐘周期才能執行完畢。三是各種指令都可以訪問存儲器。從計算機誕生以來，人們一直沿用 CISC 指令集方式。早期的桌面軟件是按 CISC 設計的，并一直沿用。桌面計算機流行的 X86 體系結構即使用 CISC。微處理器（CPU）廠商一直在走 CISC 的發展道路，早期典型代表企業包括英特爾（Intel）、摩托羅拉、德州儀器（TI）、惠普等。在 CISC微處理器中，程序的各條指令是按順序串行執行的，每條指令中的各個操作也是按順序串行執行的。順序執行的優點是控制簡單，但計算機各部分的利用率不高，執行速度慢。Intel公司的 X86系列 CPU 是

12、典型的 CISC 體系的結構，從最初的 8086到后來的 Pentium 系列，每出一代新的 CPU，8都會有自己新的指令，而為了兼容以前的 CPU 平臺上的軟件，舊的 CPU 的指令集又必須保留，這就使指令的解碼系統越來越復雜。CISC 可以有效地減少編譯代碼中指令的數目，使取指操作所需要的內存訪問數量達到最小化。此外CISC 可以簡化編譯器結構，它在處理器指令集中包含了類似于程序設計語言結構的復雜指令，這些復雜指令減少了程序設計語言和機器語言之間的語義差別，而且簡化了編譯器的結構。（2）CISC 指令集主要問題指令集主要問題一是 CISC 中各種指令的使用頻度相差很懸殊，大量的統計數字表明

13、，大約有 20%的指令使用頻度比較高，占據了 80%的處理機時間。換句話說，有 80%的指令只在 20%的處理機運行時間內才被用到。二是 VLSI 的集成度迅速提高，使得生產單芯片處理機成為可能。在單芯片處理機內，希望采用規整的硬布線控制邏輯，不希望用微程序。而在 CISC 處理機中，大量使用微程序技術以實現復雜的指令系統，給 VLSI 工藝造成很大困難。三是雖然復雜指令簡化了目標程序，縮小了高級語言與機器指令之間的語義差距，然而增加了硬件的復雜程度，會使指令的執行周期大大加大，從而有可能使整個程序的執行時間反而增加。92.RISC 指令集指令集RISC 是指精簡指令系統計算機（Reduced

14、 InstructionSet Computer），是在 20世紀 80 年代發展起來的，其基本思想是盡量簡化計算機指令功能，只保留那些功能簡單、能在一個節拍內執行完成的指令，而把較復雜的功能用一段子程序來實現。由于 CISC 技術在發展中出現了問題，計算機系統結構設計的先驅者們嘗試從另一條途徑來支持高級語言及適應VLSI 技術特點。1975 年 IBM 公司 JohnCocke 提出了精簡指令系統的設想。到了 1979 年，美國加州大學伯克萊分校由Patterson 教授領導的研究組，首先提出了 RISC 這一術語，并先后研制了 RISC-I 和 RISC-II 計算機。1981 年美國的斯

15、坦 福 大 學 在 Hennessy 教 授 領 導 下 的 研 究 小 組 研 制了MIPSRISC 計算機，強調高效的流水和采用編譯方法進行流水調度，使得 RISC 技術設計風格得到很大補充和發展。（1）RISC 指令指令集主要特點集主要特點RISC 處理器所設計的指令系統應使流水線處理能高效率執行，并使優化編譯器能生成優化代碼。RISC 為使流水線高效率執行，應具有下述特征：（1）簡單而統一格式的指令譯碼；（2）大部分指令可以單周期執行完成；（3）只有 LOAD 和 STORE 指令可以訪問存儲器；（4）簡單的尋址方式；（5）采用延遲轉移技術；（6）采用 LOAD 延遲技術。10RISC

16、 為使優化編譯器便于生成優化代碼，應具有下述特征：（1）三地址指令格式；（2）較多的寄存器；（3）對稱的指令格式。RISC 的關鍵技術包括：一是延時轉移技術。在轉移指令之后插入了一條有效的指令，而轉移指令好像被延遲執行了，因此，把這種技術稱為延遲轉移技術。采用指令延遲轉移技術時，指令系列的調整由編譯器自動進行，一般不需要人來干預。二是指令取消技術。采用指令延時技術，遇到條件轉移指令時，調整指令系列非常困難，在許多情況下找不到可以用來調整的指令。有些 RISC 處理機采用指令取消技術，在使用指令取消技術的處理機中，所有轉移指令和數據變換指令都可以決定下面待執行的指令是否應該取消。如果指令被取消，

17、其效果相當于執行了一條空操作指令，不影響程序的運行環境。三是重疊寄存器窗口技術?；舅枷胧窃谔幚頇C中設置一個數量比較大的寄存器堆，并把它劃分成很多窗口。每個過程使用其中相鄰的三個窗口和一個公共的窗口，而在這些窗口中有一個窗口是與前一個過程共用，還有一個窗口是與下一個過程共用的。與前一過程共用的窗口可以用來存放前一過程傳送給本過程的參數，同時也存放本過程傳送給前一過程的計算結果。同樣，與下一過程共用的窗口可以用來存放本過程傳送給下一過程的參數和存放下一過程傳送給本過程的計算結果。11四是指令流調整技術。為了使 RISC 處理機中的指令流水線高效率的工作，盡量不斷流，優化編譯器必須分析程序的數據流

18、和控制流。當發現指令流有斷流可能時，要調整指令列。對有些可以通過變量重新命名來消除的數據相關，要盡量消除。如此可以提高流水線的執行效率，縮短程序的執行時間。五是硬件為主固件為輔。指令系統用微程序實現的主要優點是便于實現復雜指令，便于修改指令系統，增加了機器的靈活性和適應性。主要缺點是執行速度低。RISC 要求主要指令能在單周期內執行完成，采用微程序技術是不可能做到的。因此，RISC 必須主要采用硬連線邏輯來實現指令系統。對于那些必須的復雜指令，也可用固件（微程序技術）實現。因此，目前商用的 RISC 處理機在實現指令系統時，一般都采用以硬件為主固件為輔的方法。早期的微處理器大部分為復雜指令集架

19、構，即設計盡可能復雜的指令來完成任務，原因之一是當時的編譯技術并不發達。而隨著編譯器技術以及其他技術的發展，研究人員漸漸發現多數的復雜指令只在很少的時候被用到，而且復雜的指令限制了處理器速度的進一步提高。精簡指令集技術應運而生，IBM 801可能是第一個用精簡指令集的理念來設計的系統，并逐步發展成為了今天的 Power 架構。1980 年 左 右 Berkeley 的 Dave Patterson 主 導 了 BerkeleyRISC 項目并設計了其第一代的處理器 RISC I，這就是 RISC12這個名稱的由來。Sun Microsystem（現在的 Oracle）的SPARC 處理器架構也

20、有很多 Berkeley RISC 影子在里面。差不多同時，斯坦福的教授 John Hennessy（現為 Google 董事長）和他的團隊也從課程設計出發設計了 MIPS 處理器的早期雛形，并最終孵化為 MIPS Technologies 公司，后來被Imagination Technologies 收購。MIPS 架構被廣泛用于路由器芯片中。而 ARM 作為迄今為止發展最好的 RISC 指令集，由于成功的商業化運作，現在已經無處不在。（2）RISC 指令集主要問題指令集主要問題RISC 的主要問題是編譯后生成的目標代碼較長，占用了較多的存儲器空間。但由于半導體集成技術的發展，使得 RAM

21、芯片集成度不斷提高和成本不斷下降，目標代碼較長已不成為主要問題。RISC 技術存在另一個潛在缺點是對編譯器要求較高，除了常規優化方法外，還要進行指令順序調度，甚至能替代通常流水線中所需的硬件聯鎖功能。（二）主流指令集架構（二）主流指令集架構（ISA）介紹）介紹1.X86 架構（架構（1）X86 架構技術概況架構技術概況基于 CISC（復雜指令集）的 X86 架構是一種為了便于編程和提高存儲器訪問效率的芯片設計體系，包括兩大主要特點：一是使用微代碼，指令集可以直接在微代碼存儲13器里執行，新設計的處理器，只需增加較少的晶體管電路就可以執行同樣的指令集，也可以很快地編寫新的指令集程式；二是擁有龐大

22、的指令集，X86擁有包括雙運算元格式、寄存器到寄存器、寄存器到存儲器以及存儲器到寄存器的多種指令類型，為實現復雜操作，微處理器除向程序員提供類似各種寄存器和機器指令功能外，還通過存于只讀存儲器(ROM)中的微程序來實現極強的功能，微處理器在分析完每一條指令之后執行一系列初級指令運算來完成所需的功能。X86指令體系的優勢體現在能夠有效縮短新指令的微代碼設計時間，允許實現 CISC 體系機器的向上兼容，新的系統可以使用一個包含早期系統的指令集合。另外，微程序指令的格式與高階語言相匹配，因而編譯器并不一定要重新編寫。相較 RISC（精簡指令集）體系，X86 指令體系也有其缺點。一是通用寄存器規模小，

23、X86 指令集只有 8 個通用寄存器，CPU 大多數時間是在訪問存儲器中的數據，影響整個系統的執行速度。而 RISC 系統往往具有非常多的通用寄存器，并采用了重疊寄存器窗口和寄存器堆等技術，使寄存器資源得到充分的利用。二是解碼器影響性能表現，解碼器的作用是把長度不定的 X86 指令轉換為長度固定的類似于 RISC 的指令，并交給 RISC 內核。解碼分為硬件解碼14和微解碼，對于簡單的 X86 指令只要硬件解碼即可，速度較快，而遇到復雜的 X86 指令則需要進行微解碼，并把它分成若干條簡單指令，速度較慢且很復雜。三是 X86 指令集尋址范圍小，約束用戶需要。四是 X86 的復雜指令集單個指令長

24、度不同，運算能力強大，不過相對來說結構復雜，影響執行效率。相反，ARM 的精簡指令集單個指令長度固定，只包含使用頻率最高的少量指令，性能一般但結構簡單，執行效率穩定。（2）X86 架構主導架構主導 PC、服務器、服務器 CPU 市場市場從企業角度看，Intel 對 X86 架構擁有較強的掌控力。一方面，持續的高額投入支撐絕對的技術優勢。僅 2015年，Intel 在芯片研發方面投入就達 121 億美元，通過強大的研發實力支撐“Tick-Tock”戰略，持續優化架構、提升工藝實現 CPU 能力提升；同時通過并購獲取新技術，如以 167億美元收購阿爾特拉（Altera）布局 CPU+FPGA 技術

25、，以支撐數據中心應用。另一方面，專用 CPU 制造工藝使得其CPU 芯片擁有更強的性能。Intel 仍然堅持自主設計、自主制造、自主封裝和測試、自主銷售和推廣的 IDM（垂直整合制造）模式，通過對 CPU 全流程的控制，尤其是自主設計和制造互相融合、互相促進、不斷優化，發揮出 CPU 專用制造工藝的最大潛力。然而，必須指出的是 X86 架構并未在移動終端領域形15成優勢。這主要是因為移動終端等消費市場突出低功耗、低成本、易定制、常升級的特性，ARM 以開放式合作吸引眾多芯片設計企業和軟件企業構成龐大生態體系，ARM 架構占據超過 90%的市場份額。2.ARM 架構（架構（1）ARM 架構技術概

26、況架構技術概況ARM 精簡指令集是為了提高處理器運行速度而設計的芯片體系，它的關鍵技術在于流水線操作即在一個時鐘周期里完成多條指令。相較復雜指令集 CISC 而言，以 RISC為架構體系的 ARM 指令集的指令格式統一、種類少、尋址方式少。簡單的指令意味著相應硬件線路可以盡量做到最佳化，從而提高執行速率，但因為指令集的精簡，所以許多工作必須組合簡單的指令，而針對復雜組合的工作便需要由編譯程序來執行。而 CISC 體系的 X86 指令集因為硬件所提供的指令集較多，所以許多工作都能夠以一個或是數個指令來代替，編譯的工作因而減少了許多。ARM 指令集架構的主要特點：一是體積小、低功耗、低成本、高性能

27、；二是大量使用寄存器且大多數數據操作都在寄存器中完成，指令執行速度更快；三是尋址方式靈活簡單，執行效率高；四是指令長度固定，可通過多流水線方式提高處理效率。16（2）ARM 的發展情況的發展情況ARM 架構 CPU 初期在技術上不占優勢，在市場份額上更是完全比不上 Intel CPU，其初期發展也很困難。然而在最先受到 Nokia 青睞后，逐步帶動了意法、英飛凌、TI 等公司選用 ARM 產品。Intel 公司的 XScale（StrongARM）系列芯片、Motorola 公司的 DragonBall 系列芯片與 TI 公司OMAP 系列芯片都嵌入了 ARM 公司的 IP 核。最終讓它在功能

28、終端時代站穩了腳跟。隨著智能終端時代的到來，蘋果選用 ARM 架構使其在智能終端時代快速擴張。在蘋果公司的帶動下，高通公司更是將 ARM 架構芯片推上了技術和市場的新高度，高通的專利授權模式迅速將 ARM 芯片推廣到各個領域。ARM 處理器小體積、低功耗、低成本、高性能和 16/32 位雙指令集等特點，適用于嵌入控制、消費/教育類多媒體、DSP（數字信號處理器）和移動式應用等諸多領域，在全球擁有超過 1000 家授權合作伙伴，ARM+Android 的生態體系建設愈發完善，使得它在移動領域全面勝出。隨著移動市場的成功，ARM 開始向服務器、物聯網領域滲透。在服務器領域已有多家公司開發基于 AR

29、M 架構芯片的產品；在物聯網領域，除了提供基礎芯片 IP 核之外，ARM 公司還推出開源、免費的 mbed OS 等，產品至今推出一年有余，其參與企業數量、開發者數量、開發環境使用17次數等均呈現出翻倍增長態勢，未來成長潛力巨大。3.MIPS 架構（架構（1）MIPS 架構技術概況架構技術概況MIPS 是高效精簡指令集計算機體系結構中的一種，是較為純正的 RISC 指令集，與 ARM 架構相比，MIPS 的優勢主要有五點：一是早于 ARM 支持 64 位指令和操作；二是MIPS 有專門的除法器，可以執行除法指令；三是 MIPS 的內核寄存器比 ARM 多一倍，在同樣的性能下 MIPS 的功耗會

30、比 ARM 更低，同樣功耗下性能比 ARM 更高；四是MIPS 指令比 ARM 稍微多一些，執行部分運算更為靈活；五是 MIPS 在架構授權方面更為開放，允許授權商自行更改設計，如更多核的設計。同時，MIPS 架構也存在一些不足之處：一是 MIPS 的內存地址起始有問題，這導致了 MIPS 在內存和 cache 的支持方面都有限制，即 MIPS 單內核無法面對高容量內存配置；二是 MIPS 技術演進方向是并行線程，類似 Intel 的超線程，而 ARM 發展方向是物理多核，從目前核心移動設備的發展趨勢來看物理多核占據了上風；三是 MIPS 雖然結構更加簡單，但是執行指令流水線周期遠不如 ARM

31、 高效；四是MIPS 學院派發展風格導致其商業進程遠遠滯后于 ARM，當 ARM 與高通、蘋果、NVIDIA 等芯片設計公司合作大舉18進攻移動終端的時候，MIPS 還停留在高清盒子、打印機等小眾市場產品中；五是 MIPS 自身系統的軟件平臺也較為落后，應用軟件與 ARM 體系相比要少很多。（2）MIPS 架構在競爭困境中發展架構在競爭困境中發展MIPS 架構是 1980 年代初期由美國斯坦福大學研發出來的，并在 1984 年成立了 MIPS 計算機公司。1992 年，MIPS 計算機公司被 SGI 收購，并于 1998 年脫離 SGI 成為MIPS 技術公司。1999 年，MIPS 公司發布

32、 MIPS 32和 MIPS64 架構標準，為未來 MIPS 處理器的開發奠定了基礎。2012 年，MIPS 技術公司由于經營問題尋求出售，最終 80%專利被 ARM 聯合其他公司以 3.5 億美元收購，剩余 20%專利和架構授權被 Imagination公司以 1億美元收購。相對于 CISC 來說，基于 RISC 的處理器的執行指令要少的多，MIPS 架構作為 32 位和 64 位 RISC 處理器架構的先驅，在微結構、64 位和多線程技術方面有其優勢，因而其技術專利持續受到芯片設計與架構設計企業的青睞。2012 年 Bridge Crossing 代表了以 ARM 為主的 IBM、Inte

33、l、Google、惠普、思科、愛立信、Verizon 等 26 家其他架構設計企業收購其 80%專利，正是為了今后躲避專利風險。雖然 MIPS 架構有其特色，但一直并未形成規?；挠布_發環境。一方面，在 X86和 ARM 生態的擠壓下，支持MIPS 指令集的外圍硬件新產品較之前大幅下降，嚴重影響19了 MIPS 架構產品的市場空間；另一方面，MIPS 架構大量的架構授權也造成被授權的芯片廠商常常自己修改一部分EJTAG協議，并且只對少數指定的第三方公開修改的部分，因而造成 MIPS 開發工具支持不夠廣泛的局面，難以形成規?；慕y一生態體系。在 2012 年 Imagination 收購 MI

34、PS 團隊和業務后，有效提升了 MIPS 處理器的開發實力，并且主導建立了 MIPS 開源社區 PRPL 基金會，旨在共同推進 MIPS 架構與 IP 的持續向前發展。該開源社區聯合了博通、Cavium、Ikanos、Ineda Systems、君正、Lantiq、Nevales Networks、PMC 和高通等 14 家 MIPS 設計企業的力量，并將最新的免費工具鏈、相關程序庫、通用平臺、調試器、探針和軟件，以及開發環境提供給所有的 MIPS 使用者，形成完備的設計鏈。4.POWER 架構（架構（1）POWER 架構技術概況架構技術概況POWER 架構是由 IBM 設計的一種 RISC

35、處理器架構，全稱為“Performance Optimization With Enhanced RISC”。POWER 在大型機領域獨具優勢，并且歷代 POWER 處理器都在技術突破上獨領風騷。POWER1 一經推出，便成為當時最強大的服務器處理器，與當時 HP 的 PA-RISC、Sun 的Sparc、Intel 的 486 等 RISC 處理器不同，POWER1 進行了20功能劃分，實現了超標量計算的能力。它還有單獨的浮點寄存器，可適應從低端到高端的 UNIX 工作站。POWER3是全球首款 64 位架構處理器，開始應用銅芯片和 SOI（絕緣體上硅）技術。直至 POWER7 依然追求最高

36、性能，不僅具備亂序執行、智能線程等技術，還實現了 SMP（對稱多處理技術）的硬件一致性處理。在高端服務器領域，POWER 的大規模 SMP 系統性能大幅超越 X86。POWER 系統在硬件層面的可靠性、可用性、可維護性（RAS）方面明顯強于 X86 系統。Intel 只提供處理器，整機需要廠商自己設計，因此，大多中小廠商依靠Intel 的公版方案做白牌整機方案，這與 IBM 從芯片開始設計的整機方案無法相比。此外，POWER 機器使用 AIX 操作系統（IBM 為 POWER 專門開發的類 UNIX 操作系統），在系統穩定性、軟件方案集成度（例如備份軟件、集群文件系統等）、廠商技術支持能力等方

37、面強于開放平臺，非常適合關鍵性應用行業。在小型機領域，因為 X86 利用巨大市場分攤軟硬件研發成本，使得其性價比優勢極大，導致 POWER 的市場競爭力 逐 漸 減 弱；在 軟 件 層 面，UNIX 平 臺 的 縮 水 和Windows/Linux 的進取是不可逆轉的趨勢。與此同時，由于Google 的崛起，云計算的興盛，現在分布式系統的成熟度越來越高，系統已經越來越不依賴幾臺小型機來提供穩定21性和可靠性，而是通過集群來提供，性能也能夠通過分布式的處理來解決。所以，X86的使用越來越廣泛，而且最新的一些低成本和高效能的新技術都在 X86 體系下得到應用（X86 市場占有率高），而 POWER

38、 系列由于其封閉的特性，反而難以得到應用，POWER 系列的小型機優勢越來越不明顯。（2）IBM 開放開放 POWER 架構架構由于基于 POWER 架構芯片的 IBM 服務器業務在 IntelX86架構服務器業務的沖擊下，無論是營收還是市場份額均處在大幅下滑狀態。為了分攤成本，2013 年 8 月，在POWER8 發布之后，IBM 決定向外部開發者開放 POWER芯片架構，允許第三方企業對這一產品進行改進，促成了OpenPOWER 基金會（聯盟）成立。隨著 IBM 于 2014 年初將其 X86 服務器業務出售給聯想之后，POWER 系列（芯片及服務器）僅為 IBM 尚具硬件業務的主攻方向。

39、OpenPOWER 基金會是一家全球性的開放式研發成員組織，創始成員包括 IBM、谷歌、英偉達、邁勒羅斯（Mellanox）等，旨在促進和鼓勵基于 POWER 架構的協作創新。OpenPOWER 基金會會員能夠定制 POWER 處理器、并基于 POWER 平臺開發自己的硬件系統、固件、操作系統、中間件、云平臺以及企業應用軟件，從而在硬件、軟件和整體解決方案三個層面，以最大限度滿足其業務和組織需22要。為 了 更 加 系 統 地 發 展 POWER 的 生 態 系 統，OpenPOWER 基金會從一開始就定位為它并不是一個屬于IBM 的組織，IBM 也只是其中的一分子。OpenPOWER 為此成

40、立了理事會，負責 OpenPOWER 的核心運營。POWER 的開放與 X86 相比有三個特點。一是 POWER的開放程度遠遠高于 Intel 的 X86 架構，Intel 暫時是不可能開放其核心技術的。在開源 POWER 生態圈，IBM 跟合作伙伴的合作從最底層的芯片開始，有非常豐富多樣的合作模式，可以形成多種生態系統。二是可實現差異化的高性能產品。X86 系統競爭已經非常激烈，而且同質化現象嚴重。IBM 提供特殊的 API 讓用戶為特定負載定制有特殊 I/O 的處理器。三是可協助應用遷移。在開源 POWER 之前，IBM就與合作伙伴開始力推各種新老應用向 POWER Linux 的遷移。2

41、013 年 5 月，IBM 甚至 在北 京成立 了首 個基于POWER 技術的 Linux開發中心。三.RISC-V 架構發展簡介（一）（一）RISC-V 的提出及早期發展歷程的提出及早期發展歷程1.RISC-V 提出背景提出背景在計算機科學的初期階段，復雜指令集（CISC）架構占據了主導地位，如 Intel 的 x86系列。x86是一種計算機中央處理器（CPU）指令集架構，最初由英特爾公司開發。它23是早期 IBM PC 機的主要處理器架構之一，現在仍然廣泛應用于 Windows 和 Linux 等多種操作系統的平臺中。x86 作為一種 CISC 架構，支持大量不同的指令，可以快速執行各種不

42、同的計算。隨著 1980 年代計算需求的增長和技術的進步，簡單而高效的計算機架構一直是業界的興趣所在。與 CISC 架構形成對比的是，精簡指令集（RISC）架構強調指令的簡潔性和高效執行。例如，Arm 架構就是 RISC 架構的一個典型代表，通過簡化指令集來提高處理器的性能和能效比，尤其在移動和嵌入式設備領域表現卓越。RISC 架構的一個顯著特點是通常使用固定長度的指令，這一點簡化了指令的解碼過程，并因此提高了處理速度。2000 年前后，x86 和 Arm 成為了市場上的兩大主導架構。x86 主要應用于個人電腦和服務器領域，而 Arm 則在移動設備和嵌入式系統中占據了主導地位。這一時期，芯片架

43、構的發展受到了專利和版權的嚴格控制，這種控制限制了架構的創新和定制化發展。在 2010 年左右，加利福尼亞大學伯克利分校的 DavidPatterson 教授與 Krste Asanovi教授領導的團隊著手探索一種新型的指令集架構。他們的愿景是創造一種既高效又靈活的指令集，能夠適應不斷變化的技術需求，同時擺脫 x86和 Arm 的限制，RISC-V 應運而生。242.發展過程發展過程2010 年，作為對當時市場狀態的直接響應，KrsteAsanovic 教授啟動了開源計算機系統的研究項目，與他的幾位研究生 Yunsup Lee、Andrew Waterman 等一起開始為期3 個月的暑期項目，

44、從零開始設計一套指令集，為學術界和工業用戶提供幫助。David Patterson 作為伯克利 RISC 的發起人，也參與了該項目，RISC-V 是他在伯克利基于 RISC長期合作研究項目的第五代。Patterson 在 1981 年發表了RISC-I 和 RISC-II，1984 年參考 SOAR 架構發布了第三代“RISC-III”，1988 年參考 SPUR 架構產生“RISC-IV”。在這一階段，參與項目的學生提供了初始軟件、模擬和 CPU設計。RISC-V 基于精簡指令集計算原則，旨在創建一種通用而高效的計算框架，提供一種開源、高效且靈活的指令集架構。它繼承了前幾代 RISC 架構的

45、優點，如簡潔的指令集和高效的執行路徑，同時通過引入開源的概念，打破了由少數幾家公司控制的架構發展模式。區別于市場主導的 x86和 Arm 架構，RISC-V 的開源特性允許無版權約束的使用、修改和分發，從而激發了全球技術社區的廣泛興趣。其設計理念的簡約性和強大性，也預示著現代計算技術的一場重大變革。起源于學術界的 RISC-V 與 x86 和 Arm 形成了鮮明對25比。x86，由英特爾和 AMD 主導，長期以來一直是個人電腦和服務器市場的主導架構；Arm 架構，因其高能效比而在移動設備和嵌入式系統中占據主導地位。相比之下，RISC-V 作為一個后起之秀，憑借其開放性和靈活性，在各個市場領域迅

46、速嶄露頭角。2015 年谷歌、惠普、IBM、微軟、甲骨文、英偉達、高通等公司與加州大學伯克利分校合作成立 RISC-V 基金會，旨在基于 RISC-V 指令集架構構建一個開放、協作的軟硬件創新社區，推動 RISC-V 指令集標準不斷完善、在不同行業內被采用。2018 年 11 月，RISC-V 基金會宣布與 Linux 基金會進行聯合合作。作為合作的一部分，Linux 基金會為RISC-V 國際協會提供運營、技術和戰略支持，包括成員管理、會計、培訓項目、基礎設施工具、社區服務、市場營銷、法律以及其他開放標準服務和專業知識。這一合作也延續至今。2018 年，RISC-V 基金會吸收來自全球社區參

47、與者的建議，對地緣政治格局進行詳盡的考慮，為保障對 RISC-V 長期的戰略投資，必須確保知識產權訪問的連續性。RISC-V基金會在 2018 年 12 月峰會上首次提出將注冊地遷移到中立國家瑞士，緩解人們對于政治干擾開放合作模式的擔憂。2019 年 11 月，RISC-V 基金會正式宣布總部注冊地將從美國 遷 往 瑞 士，并 更 名 為 RISC-V 國 際 協 會（RISC-V26International，簡稱 RVI）。作為一個非盈利的會員組織，RISC-V 國際協會不涉及對任何產品或服務的商業利益；RISC-V 國際協會遵守所有美國法律，在美國沒有任何出口限制。2020 年 3 月，

48、RISC-V 國際協會在瑞士成立，同時，RISC-V 國際協會開始轉向構建一個全新的、更具包容性的會員結構。RISC-V 國際協會的成員可以訪問和參與 RISC-V 指令集規范及擴展、相關硬件和軟件的開發。RISC-V 國際協會設有一個由會員代表組成的董事會，以及一個由技術工作組負責人組成的技術委員會。RISC-V 國際協會鼓勵企業、機構及個人愛好者加入其生態系統，共同開啟處理器創新的新時代，通過開放標準和開源協作實現。RISC-V 國際協會貢獻全球標準許可證，這種開源許可方法，不受任何地理法規的限制，促進全球社區共同合作。RISC-V 的初始目標是設計一個可以在學術領域使用的開源指令集架構，

49、使用者無需支付版稅既可在任何硬件或軟件設計中部署。與商業 IP 不同的是，RISC-V 指令集標準項目的每個設計都做了相應決策解釋RISC-V 指令集采用 BSD 許可協議，BSD 許可協議英文為 Berkeley Software Distribution Licence，源于加利福尼亞大學伯克利分校的 UNIX 操作系統，是自由軟件中使用最27廣泛的許可協議之一。RISC-V 創始團隊認為指令集作為軟硬件接口的說明和規范，應該是開放的。RISC-V 選擇的BSD 許可協議允許使用者修改和重新發布源代碼，同時也允許基于開源代碼進行商業軟件的開發和銷售。指令集規范定義了 32 位和 64 位地

50、址空間變體。規范還包括對 128位地址空間變體的描述，作為 32位和 64 位變體的衍生。截至 2023 年，對這種大型內存系統的實際經驗還很少，因此 128位 ISA 標準還處于計劃狀態。全球開發者和商業公司對 RISC-V 持續的關注并不僅僅因為它是一項偉大的新芯片技術，更因為它是一個全球性的開放標準，可以將軟件移植到該標準上，并且允許任何人自由開發自己的硬件來運行軟件。RISC-V 國際組織不管理或提供任何開放的 RISC-V 實現，它只維護 RISC-V 指令集標準規范，RISC-V 軟件由各自的開源軟件項目管理。為了建立一個不斷增長的龐大用戶社區，積累設計和軟件經驗，RISC-V 指

51、令集的設計滿足各種對算力不同需求的場景，如緊湊型、高性能和低功耗的設計實現，而不會為了某個特定微架構進行過度設計。大量貢獻者的需求也助力 RISC-V 被用于解決許多可能用途。對設計者而言，指令集位于硬件和軟件之間，是計算機中的關鍵接口。如果有一個開放可供所有人使用的指令集，可以通過使軟件復用從而顯著降低軟件成本。這種開28發方式也會觸發硬件提供商之間的競爭升級，他們可以節省在共性開發方面的支持投入，從而投入更多資源專注于硬件設計。據 RISC-V 國際協會 2023 年數據顯示，目前已有基于RISC-V 的硬件 114 款（包含 SoC、IP、FPGA）；支持RISC-V 架構的軟件工具 5

52、0+類，包含開發工具、操作系統、固件等。這種開源策略大大促進了 RISC-V 的接受度和應用范圍，激發了全球范圍內的合作和創新。目前，RISC-V 已經在 RISC-V 國際協會的管理下成為開放的行業標準。RISC-V 的開源模式為計算行業帶來了新的動力。它不僅促進了技術的快速發展和迭代，還為各公司和研究機構提供了與老牌企業同臺競技的機會，通過這種方式，RISC-V 正在重新定義芯片設計和制造的生態系統。（二）（二）RISC-V 主要特點主要特點1.指令集簡介指令集簡介RISC-V 是一個典型三操作數、加載-存儲形式的 RISC架構，包括三個基本指令集和 6 個擴展指令集，其中RV32E 是

53、RV32I 的子集，不單獨計算。表表 3.1 RISC-V 基本指令集和擴展指令集基本指令集和擴展指令集名稱指令數說明名稱指令數說明基本指令集RV32I47整數指令，包括算數、分支、訪存。32位尋址空間，32個 32位寄存器RV32E47指令與 RV32I 一樣，16個寄存器，用于嵌入式29名稱指令數說明名稱指令數說明環境RV64I59整數指令，64位尋址空間，32個 64位寄存器RV128I71整數指令，128位尋址空間，32個 128位寄存器擴展指令集M8包含 4條乘法、2條除法、2條余數指令A11包含原子操作指令，如讀-修改-寫、比較-交換等F26包含單精度浮點指令D26包含雙精度浮點指

54、令Q26包含四倍精度浮點指令C46壓縮指令集，其中的指令長度是 16位，主要目的是減少代碼大小“I”開頭的指令集定義為標準整數指令集（前綴 RV32或者 RV64 取決于整數寄存器的寬度，分別表示 32 位架構和 64 位架構）?！啊敝噶罴邪ǖ闹饕噶钣校赫麛涤嬎阒噶?，整數加載，整數存儲，控制流指令，這部分指令對于所有的 RISC-V 實現都是完全一樣的?！癕”開頭的擴展為包含整數的乘法和除法，并且添加了對整數寄存器中的數據相乘或者相除的指令?！癆”開頭的擴展為包含原子指令，其中的指令有為實現處理器間同步的原子性讀，修改和寫入存儲器指令?！癋”開頭的擴展為單精度浮點指令，包括單精度浮點數的

55、加載和存儲以及單精度浮點數的算術運算?！癉”開頭的擴展為雙精度指令，擴展單精度的寄存器以及雙精度數的計算，加載和存儲。標準整數指令集以及包含的這四個擴展(“IMAFD”)指令集簡稱為“G”，“G”指令集提供了一個通用的標量指令30集合。RV32G 和 RV64G 是 Berkeley 開發的編譯器工具鏈的默認指令集。除了標準的指令集和上述的標準擴展，想要開發出一個能夠為所有應用場景帶來非常大的好處的指令集的可能性是很小的。盡管，一些新的指令可能在特定的領域中非常有用。由于能效的壓力越來越促使開發出更針對特定領域的指令集，所以盡可能簡化 ISASpecification 中所要求的部分是非常重要

56、的。盡管其他的架構通常把它們的指令集認為是單個的不可分割的整體，當需要添加新的指令時就更新一個版本，但是 RISC-V 指令集將盡可能的保持整數指令和標準擴展指令集不變，作為替代，添加新的可選指令集時在更高的層次上添加。比如，所有的基礎整數指令將會一直作為一個完整的單獨的指令集，而不管之后其他任何的指令集的改變?；局噶罴拿Q后綴都是 I，表示 Integer（整數），任何一款采用 RISC-V 架構的處理器都要實現一個基本指令集，根據需要，可以實現多種擴展指令集，例如：如果實現了 RV32IM，表示實現了 32 位基本指令集和乘法除法擴展指令集。如果實現了 RV32IMAFD，那么可以使用

57、RV32G 來表示，表示實現了通用標量處理器指令集。以下簡要介紹 RV32I的基本情況。RV32I 指令集有 47 條指令，能夠滿足現代操作系統運31行的基本要求，47條指令按照功能可以分為如下幾類。（1）整數運算指令：實現算術、邏輯、比較等運算。（2）分支轉移指令：實現條件轉移、無條件轉移等運算，并且沒有延遲槽。（3）加載存儲指令：實現字節、半字、字的加載、存儲操作，采用的都是寄存器相對尋址方式。（4）控制與狀態寄存器訪問指令：實現對系統控制與狀態寄存器的原子讀-寫、原子讀-修改、原子讀-清零等操作。（5）系統調用指令：實現系統調用、調試等功能。2.指令集優勢（指令集優勢（1）精簡）精簡RI

58、SC-V 技術的核心優勢之一在于其精簡的指令集，它減少了處理器執行指令的數量，從而提高了執行效率。這種精簡化意味著每個指令能夠以更低的硬件成本實現更高的執行速度，特別是在處理器的流水線設計中。此外，簡化的指令集還意味著更低的功耗，這在移動設備和嵌入式系統中尤為重要，因為這些系統通常對能源效率有更高的要求。RISC-V 的規范文檔僅長 145 頁，而其“特權架構文檔”（Volume 2,Privileged Specification version 20211203）篇幅32更是精簡至 91 頁?；A的 RISC-V 指令集數量限制在 40 余條之內，包含模塊化擴展的整體指令數也僅為幾十條。這

59、種精簡性意味著工程師在進行軟硬件開發時能夠更快地熟悉和掌握 RISC-V，從而加快開發驗證的過程。所以采用RISC-V 技術的芯片和軟件研發周期得以縮短，同時降低了研發成本，這對于提高設計效率和促進技術創新具有重要意義。（2）高度可擴展）高度可擴展RISC-V 架構的另一關鍵特性是其高度的可擴展性。這一特性意味著可以根據特定應用需求添加或刪除指令子集，從而優化處理器的性能。例如，對于需要高度數學運算能力的應用，可以添加專門的浮點運算指令；而對于簡單的控制應用，則可以僅使用基礎的指令集。這種可擴展性使得 RISC-V 能夠靈活適應從低功耗微控制器到高性能計算機的廣泛應用場景。（3）開源開放）開源

60、開放RISC-V 的開源開放特性為其廣泛的應用提供了基礎，這種開源模式使得任何個人或組織都可以自由使用和修改RISC-V，無需擔心專利費用或版權問題。這不僅降低了進入門檻，還促進了技術的創新和共享。如今，RISC-V 不僅在嵌入式系統和移動設備中得到應用，還開始進入云計算、數據中心、AI 等高性能計算等更廣闊的領域。33（4）模塊化）模塊化RISC-V 的模塊化特性是其設計中的一個關鍵方面，它允許處理器設計以一種高度靈活和有效的方式進行。這種模塊化體現在可以按照構建塊的形式添加或移除功能模塊，從而使硬件設計可以根據特定應用的需求進行定制，優勢在于提高了整體設計的可重用性和適應性，允許開發者針對

61、特定場景或需求選擇適合的指令集和功能模塊。此外，模塊化設計也極大地簡化了處理器的定制和升級過程。工程師可以根據新的技術需求或市場變化，輕松地引入新的功能模塊或升級現有模塊，而無需從頭開始重新設計整個系統。這種靈活性不僅加快了開發周期，還降低了迭代成本，使得 RISC-V 架構特別適合于快速發展和不斷變化的技術環境。RISC-V 的模塊化特性因此成為了其廣泛應用于各種計算設備和系統中的關鍵點，無論是簡單的嵌入式系統還是復雜的高性能計算平臺，RISC-V 的模塊化設計都提供了一種高效、靈活且經濟的解決方案。（5）通用性和兼容性）通用性和兼容性RISC-V 指令集的設計不僅注重當前的應用需求，也考慮

62、到了未來的兼容性和可持續發展。其通用性確保了 RISC-V 能夠廣泛應用于各種計算任務，而兼容性則意味著即使在技術不斷發展的情況下，現有的軟件和硬件仍然可以保持34有效。通過這些核心特性，RISC-V 指令集展現了其在現代計算領域中的獨特優勢。精簡而高效的指令集、靈活可擴展的設計、開放和模塊化的架構以及通用性和兼容性的考量共同構成了 RISC-V 獨特的設計，這些原則不僅使其在技術上領先，也為其廣泛應用于計算產業提供了堅實的基礎。3.不同指令集架構比較（不同指令集架構比較（1）與開源指令集架構比較）與開源指令集架構比較在 RISC-V 發布之前，實際上已經有幾種開源指令級架構，包括 SPARC

63、 V8、OpenRISC，其中 SUN 發布的開源多核多線程處理器 OpenSparcT1、OpenSparcT2，以及歐空局的 LEON3 采用的就是 SPARC V8，OpenRISC 也有同名的開源處理器。與同樣開源的 SPARC V8 和 OpenRISC 相比，RISC-V在軟件工具鏈和軟件生態環境上并沒有優勢，但也沒有明顯缺失。其 ISA 上的主要優勢是兼顧了嵌入式、多核和異構并行的需求。這是 RISC-V 面向學術研究的實際需求，也得益于其從 2010年開始設計，沒有兼容性需求的后發優勢。此外，OpenRISC 的許可證為 GPL，這意味著所有的指令集改動都必須開源。而 RISC

64、-V 的許可證是較為寬松的 BSDLicense 授權。35表表 3.2 RISC-V 與與 SPARC V8、OpenRISC 的比較的比較SPARC V8OpenRISCRISC-V分為基本指令集+擴展指令集是是支持壓縮指令是支持四倍精度浮點運算是是32bit尋址空間是是是64bit尋址空間是是128bit尋址空間是GCC支持是是是LLVM支持是是是Linux支持是是是QEMU支持是是是（2）與商業指令集架構比較）與商業指令集架構比較為了比較 RISC-V 和 X86、ARM 等商業指令集的執行效率，UCB 的研究團隊選擇了 ARMv7、ARMv8、IA-32、x86-64 四類指令集架構

65、與 RISC-V RV64G 和 RV64GC 在SPEC CINT2006 benchmark 平臺進行測評，比較動態指令數獲取和動態指令字節獲取的情況。動態指令數獲取測評結果顯示，RV64G 指令集比 x86-64 指令集執行指令數高 16%，比 IA-32 高 3%，比 ARMv8高 9%，比 ARMv7 低 4%。圖圖 3.1:不同指令集動態指令數獲取情況對比（結果采用不同指令集動態指令數獲取情況對比（結果采用 x86-64 進行歸一化）進行歸一化）36動態指令字節獲取評測結果顯示，RV64G 指令集具有4 字節固定指令長度，每個程序比 x86-64 指令集多獲取23%指令字節。x86

66、-64 指令集不夠密集，平均每個指令集長度為 3.71 字節。ARMv7 和 ARMv8 與 RV64G 指令集類似，都是 4 字節固定指令長度。采用 RISC-V 壓縮指令集擴展的RV64GC 指令集，比 x86-64指令集少獲取 8%指令字節。圖圖 3.2 不同指令集動態指令字節獲取情況對比（結果采用不同指令集動態指令字節獲取情況對比（結果采用 x86-64 進行歸一化）進行歸一化）374.軟硬件支持軟硬件支持目前 2023 年 RISC-V 軟件生態系統得到了比較快速的發展，主要體現在編譯器和工具鏈，系統庫，內核和虛擬化，語言運行時環境，Linux 發行版集成，調試和分析工具，模擬器和仿

67、真器，系統軟件等方面。軟件生態環境方面，2023年 6月，歐洲 Linux 基金會、RISC-V 國際協會和許多科技界的大廠聯合起來，推動了一個支持 RISC-V 的軟件生態系統項目，該項目被稱為 RISC-V Software Ecosystem，簡稱 RISE，其使命是加速開源軟件在 RISC-V 架構上的發展，旨在加速 RISC-V 架構的軟件生態建設及應用商業化進程，成員將聯合推動 RISC-V 芯片在移動通信、消費電子、數據中心及汽車等領域的市場化落地。硬件生態環境方面，高性能成為 RISC-V 芯片主旋律。當前，已經有眾多頭部科技企業開始為自家應用場景自研專用 RISC-V 芯片。

68、為應對人工智能的發展對算力的巨大需38求，RISC-V 芯片提供商推出多款面向數據中心場景的芯片。5.知識產權分析知識產權分析RISC-V 采用 BSD License 發布，由于允許衍生設計和開發閉源，對商業公司的吸引力應該高于 GPL 發布的OpenRISC 和 OpenSPARC。RISC-V 團隊申明不會申請或者試圖申請 RISC-V 兼容處理器實現相關的專利。同時 RISC-V 團隊也表示，由于處理器實現可能各不相同，他們認為實現 RISC-V 兼容處理器并不需要任何專利許可，他們也無法保證 ISA 或者架構設計，不被其他什么人提起訴訟或專利權利要求。僅從聲明和描述上就可以發現如下問

69、題：無法阻止其它人申請與 RISC-V 兼容處理器實現相關的專利。也沒有明確的專利聯盟或者交叉授權模式可以借用，以保證在未來不受到專利訴訟請求。BSDLicense 并不是類似 ARM 授權協議的保護傘。其License 框架的代表 BSD 操作系統在發展過程中就受到AT&T 的專利訴訟威脅，雖然通過重寫和刪除代碼，歷經數年時間最終得以解決（其中還包括著名的 Berkeley 法學院資源的幫助）。但這一過程也導致了 Linux 壓倒 BSD 成為主流開源操作系統。Linux 在 2004 年也受到 Microsoft 和 SCO的專利威脅，但由于 IBM 加入 Linux 一方而緩解了危機。3

70、9因此未來商業化的 RISC-V 兼容處理器幾乎肯定會受到專利訴訟的威脅。從以上軟件領域的例子可以看到，即使開源，或者使用不同開源 License 模型，如果沒有商業聯盟的交叉專利庫作為后盾，幾乎無法達成和解。由于微處理器實現相關的專利可能涉及微體系結構、電路和布圖等多個層次，用開放的 ISA 并不能確保處理器產品不受專利訴訟威脅。老牌技術公司如 IBM、Intel 已經在微處理器設計實現的各個方面申請、購買和交叉授權了相當多的專利，并用增量設計延長 SIMD 指令字的打包等專利的時效。這也是為何 ARM 要聯合 Imagination 聯合收購MIPS 專利的原因之一。6.RISC-V 國內

71、外標準情況（國內外標準情況（1）國際標準情況）國際標準情況截止 2023 年 12 月 31 日，RISC-V 現有標準均由國際組織 RISC-V International（RVI）發布。由于 RISC-V 指令集架構被定義為一個基礎指令集和若干可選擴展指令集的組合,并在一種權限模式下進行工作，RVI 發布標準包括指令集規范（表 3.3 和 3.4）和非指令集規范（表 3.5）兩大類。當前已發布RISC-V 指令集手冊 第一卷：非特權指令集（20191213 版本）和RISC-V 指令集手冊 第二卷：特權架構（20211203 版本）包含目前主要基礎指令集。截止至402023 年 12 月，

72、獲得批準已經發布的指令集拓展規范 28 項（表 3.4）。后續這些獲得批準的拓展將合并進入 RVI 的正式發布規范。截止至 2023 年 10 月，RISC-V 國際協會已經發布非指令集規范 8項，優先解決軟硬件編程接口、調試接口等生態建設的基礎需求。表表 3.3 已發布指令集規范（來源：已發布指令集規范（來源：RISC-V International）編號編號規范名稱規范名稱版本版本發布時間發布時間委員會委員會1RISC-V 指令集手冊 第一卷：非特權指令集The RISC-V Instruction Set ManualVolume I:Unprivileged ISA2019121320

73、19 年 12月非特權橫向委員會2RISC-V 指令集手冊 第二卷：特權架構The RISC-V Instruction Set ManualVolume II:Privileged Architecture202112032021 年 12月特權橫向委員會表表 3.4 已批準的指令集拓展規范（來源：已批準的指令集拓展規范（來源：RISC-V International）編號編號規范名稱規范名稱發布時間發布時間1RISC-V 整數條件運算擴展RISC-V Integer Conditional(Zicond)operations extension2023 年 11 月2PTE A/D 位的硬

74、件更新Hardware Updating of PTE A/DBits(Svadu)2023 年 11 月413特權模式周期數和指令數過濾器RISC-V Cycle and Instret Privilege Mode Filtering(Smcntrpmf)2023 年 11 月4原子比較和交換指令Atomic Compare-and-Swap(CAS)Instructions(Zacas)2023 年 11 月5RISC-V 密碼學拓展 第二卷：向量指令RISC-V Cryptography Extensions Volume II:VectorInstructions2023 年 9 月

75、6附加浮點指令的“Zfa”標準拓展Zfa Standard Extension for Additional Floating-Point Instructions2023 年 9 月7RISC-V 高級中斷架構RISC-V Advanced Interrupt Architecture2023 年 6 月8“Zvfh/Zvfhmin”:半精度浮點運算的向量擴展/最小半精度浮點運算的向量擴展“Zvfh/Zvfhmin:”Vector Extension for Half-Precision Floating-Point Arithmetic/Vector Extension for Minim

76、al Half-Precision Floating-Point Arithmetic2023 年 6 月9“Zihintntl”非時間局部性提示“Zihintntl”Non-Temporal Locality Hints2023 年 5 月10RISC-V 特性RISC-V Profiles2023 年 4 月11“Zicntr”和“Zihpm”計數器Zicntr and Zihpm Counters2023 年 4 月12RISC-V 代碼尺寸縮減RISC-V Code Size Reduction2023 年 4 月13RV32E 和 RV64E 基礎指令集RV32E and RV64E

77、 Base Integer Instruction Sets2023 年 1 月4214全存訂閱的“Ztso”標準拓展“Ztso”Standard Extension for Total Store Ordering2023 年 1 月15RISC-V 等待保留集拓展RISC-V Wait-on-Reservation-Set(Zawrs)extension2022 年 11 月16Zmmul 擴展Zmmul Extension2022 年 6 月17在機器模式下對內存訪問和執行預警的 PMP 增強PMP Enhancements for memory access and execution

78、 prevention on Machine mode(Smepmp)2021 年 11 月18RISC-V 基本緩存管理操作 ISA 拓展RISC-V Base Cache Management Operation ISA Extensions2021 年 11 月19RISC-V 位操作 ISA 擴展RISC-V Bit-Manipulation ISA-extensions2021 年 11 月20RISC-V 計數溢出及基于模式的過濾拓展RISC-V Count Overflow and Mode-Based Filtering Extension2021 年 11 月21RISC-V

79、 密碼學拓展 第一卷：標量和熵原指令RISC-V Cryptography Extensions Volume I:Scalar&Entropy Source Instructions2021 年 11 月22RISC-V 狀態啟用拓展RISC-V State Enable Extension2021 年 11 月23RISC-V“stimecmp/vstimecmp”拓展RISC-V stimecmp/vstimecmp Extension2021 年 11 月24RISC-V 向量拓展RISC-V Vector Extension2021 年 11 月25RISC-V 指令集手冊 第二卷：

80、特權架構TheRISC-2021 年 11 月43V Instruction Set Manual Volume II:Privileged Architecture26半精度浮點的“Zfh”和“Zfhmin”標準擴展Zfh and Zfhmin Standard Extensions for Half-Precision Floating-Point2021 年 11 月27“Zfinx”、“Zdinx”、“Zhinx”、“Zhinxmin”：寄存器中浮點拓展Zfinx,Zdinx,Zhinx,Zhinxmin:Standard Extensions for Floating-Point i

81、n Integer Registers2021 年 11 月28“Zihintpause”暫停提示“Zihintpause”Pause Hint2021 年 2 月表表 3.5 已發布的非指令集規范（來源：已發布的非指令集規范（來源：RISC-V International）編號編號規范名稱規范名稱版本版本發布時間發布時間1RISC-V 高效追蹤Efficient Trace for RISC-V2.02022 年 6 月2RISC-V ABI 規范RISC-V ABIs Specification1.02022 年 1 月3RISC-V 高級中斷架構RISC-V Advanced Inter

82、rupt Architecture1.02023 年 6 月4RISC-V 調試支持RISC-V External Debug Support0.13.22019 年 3 月5RISC-V 輸入出入存儲管理單元架構規范RISC-V IOMMU ArchitectureSpecification1.02023 年 6 月6RISC-V 平臺級中斷控制器規范RISC-V Platform-Level Interrupt Controller Specific1.0.02023 年 2 月44ation7RISC-V 二進制接口規范RISC-V Supervisor Binary Interface

83、 Specification1.0.02022 年 5 月8RISC-V UEFI 協議規范RISC-V UEFI Protocol Specification1.0.02022 年 5 月（2）國內標準現狀）國內標準現狀面對 RISC-V 技術迅速發展和市場需求，國內也涌現出多個組織整合國內企業力量，推動 RISC-V 發展并與國際對接。其中有中國電子工業標準化技術協會 RISC-V 工作委員會（RVEI）、中國開放指令生態（RISC-V）聯盟（CRVA）、中國 RISC-V 產業聯盟（CRVIC）等。中國電子工業標準化技術協會 RISC-V 工作委員（RVEI）會于 2023 年 6 月

84、12 日在北京成立，是由中國電子工業標準化技術協會牽頭，聯合上海海思、阿里達摩院、奕斯偉、中國移動、開源芯片研究院、中科院軟件所、賽迪、電子一所、電子四院、電子五所等企事業單位共同發起組建的具有全國性、行業性、非營利性的社會團體。截止到 2023 年 12 月該組織已吸納國內超過 60 家成員單位，并組織 27位院士形成戰略委員會指導工作。RISC-V 工委會主要開展 RISC-V 產業領域的標準研制、符合性評估、知識產權保護、人才培養、產業研究等方面工作，引導國內RISC-V 產業走向協同創新，形成產業合力，實現優勢互補、45資源共享、協同推進，共同營造產業良好生態環境，帶動產業鏈高質量發展

85、。中國開放指令生態（RISC-V）聯盟（CRVA）旨在召集從事 RISC-V 指令集、架構、芯片、軟件、整機應用等產業鏈各環節企事業單位及相關社會團體，自愿組成一個全國性、綜合性、聯合性、非營利性的社團組織。聯盟由中科院計算所牽頭，聯合北京大學、清華大學、阿里-中天微、百度、中芯國際等近 20家研究機構和企業于 2018年共同發起成立，目前已有一批企業構建了開源芯片關鍵技術。中國開放指令生態（RISC-V）聯盟自成立以來已舉辦多場RISC-V 峰會和論壇，對推動產業發展、聚集產業資源、促進技術交流發揮影響和作用。中國 RISC-V 產業聯盟（CRVIC）于 2018 年由芯原微電子（上海）股份

86、有限公司牽頭，聯合君正、上海格易、復旦大學、同濟大學等 60 余家企業高校以及華芯投資上海分公司、上海集成電路產業投資基金等投資機構共同發起成立。聯盟致力于解決中國 RISC-V 領域共同面對的關鍵問題，建立 RISC-V 計算平臺，促進形成貫穿 IP 核、芯片、軟件、系統、應用等環節的 RISC-V 產業生態鏈。（3）國內標準發展情況）國內標準發展情況國內 RISC-V 標準的發展與國外相比，主要體現為以下3個方面：46我國擁有龐大應用市場，發展潛力巨大，標準化需求迫切。RISC-V 是一種通用架構，適用于多個領域，從嵌入式系統到高性能計算。中國的市場規模巨大，涵蓋了龐大的消費市場和工業市場

87、。中國市場在各個領域都有強大的需求，RISC-V 可以滿足這些需求，包括物聯網、人工智能、云計算等。隨著 RISC-V 的日益普及，其生態系統正不斷演變和豐富，包括硬件實現、編譯器、操作系統等的發展。越來越多的公司和研究機構也開始投入資源，以推動 RISC-V 技術的創新和應用。隨著時間的推移，RISC-V 有望成為一種更加多樣化和靈活的計算架構，服務于各種不同的市場和應用需求。與此同時，擴展指令集面臨碎片化的風險，產品之間過度自定義開發，標準化程度不夠，導致適配成本效率增加。亟需在產業發展初期建立相關標準，在一定范圍開展研發工作，加強產品技術互通，消除企業間離散碎片的情況，降低研發成本，避免

88、資源浪費。RISC-V 作為繼 x86、Arm 后開辟的新賽道，標準化工作均處于摸索階段。一是 RISC-V 相對于傳統的計算機體系結構如 X86 和 Arm 來說是一種相對年輕的架構。x86 和ARM 架構已經經歷了幾十年的發展和演化，而 RISC-V 出現相對較晚，需要時間來發展和積累更多的實踐經驗。二是標準化是一個復雜且漫長的過程。在國際上制定和采納新的架構標準需要廣泛的合作和協商，以確?；ゲ僮餍院?7一致性。這方面的工作需要時間，各方需要解決技術和政治問題。三是 RISC-V 的靈活性使得不同公司和組織可以根據其需求自定義指令集和處理器。這導致了多樣性和復雜性，不同實現可以具有不同的標

89、準擴展或自定義指令，使得標準化工作更具挑戰性。四是不同應用領域對架構的需求各不相同，RISC-V 需要逐漸調整和完善以滿足這些需求。這也需要時間來開發和測試適用于不同領域的標準，雖然RISC-V 市場已初具規模，但仍需時間來檢驗標準的可行性。國內企業基本采用 RVI 發布的指令集標準，國內企業標準應用程度較高，但標準貢獻程度較低。在 RVI 高級會員中，我國有 12 家企業參與其中，但由于多數國內企業參與國際標準制定經驗較少。其中，阿里達摩院在 RVI 較為活躍，阿里巴巴玄鐵 RISC-V 技術專家團隊在 RVI 中 8 個技術委員會，30 余個技術小組參與技術討論、管理及方案制定等工作，在

90、1 個技術委員會及 13 個技術小組擔任主席或副主席職位。在標準建設、指令集、軟件、安全等多個技術方向，參與 IOMMU、CMO、Matrix 等技術標準制定。華為海思在 RVI 的董事會和技術指導委員會均占有一席之地，并且 RVI 在安全方面的橫向委員會主席 Andrew Dellow也曾在海思長期任職，目前擔任海思安全技術專家顧問。在 RVI 日常工作中，華為海思推動 RVI 安全工作組重組，并在芯片安全領域促進多項標準發布。48（4）國內）國內 RISC-V 標準發展趨勢標準發展趨勢國內目前標準化工作處于起步階段，骨干企業多以參與國外技術組織標準化工作為主。根據中國電子工業標準化技術協會

91、 RISC-V 工作委員 2024 年標準工作計劃，隨著RISC-V 發展和各個國家關注，一是緊跟國際標準化工作，根據產業成熟度不斷固化完善指令集標準。以國際發布基礎指令集 ISA 標準為主，以國內擴展集為輔，在行業起步階段適當鼓勵自主創新，同時與國際組織積極對接，不斷豐富較為統一的自主指令集體系。二是利用測試評價標準化手段對 RISC-V 產品進行協調統一。在標準研制過程中側重軟硬件兼容性標準，以標準為牽引推動 RISC-V systemready（類比 ARM SystemReady，Arm system ready 是一種標準認證測試，以一系列硬件和初步標準基礎：基礎系統架構（BSA）及

92、基礎啟動需求（BBR）為規格，外加一系列的補充資料。確保后續軟件層正常運行。標準認證測試系統符合 SystemReady 標準，進而確保操作系統（OS)和后續軟件層正常運作）。協議、接口等兼容性技術突破，打通RISC-V 產業上下游技術不兼容壁壘，進而將國內碎片化企業、技術和產品整合成統一協調的市場，形成國內自主的RISC-V 標準體系。三是加快發展應用標準，圍繞應用企業需求，推動標準從實際出發，促進標準應用落地。通過應用為牽引帶動產業鏈上下游標準發展，推動標準體系進一49步豐富并擴展至更多應用領域，為未來的計算領域帶來更多可能性。（5）標準體系架構）標準體系架構我國擁有龐大應用市場，RISC

93、-V 應用前景廣闊，而國際標準則集中分布在指令集底層架構，并無針對產業鏈上下游的統一標準體系。因此，各企業之間亟需統一標準實現技術產品間相互兼容，打通上下游技術障礙。圍繞 RISC-V 行業健康、統一發展的關鍵之舉，國內 RISC-V 標準組織RVEI 從行業應用、人才培養、安全可信、基礎技術研究、符合性評估等幾大維度系統構建體系框架（如圖 83）。其中基礎技術標準由底層到頂層覆蓋 RISC-V 芯片指令集、IP、基礎軟件到上層應用領域等幾個層面，符合性評估和安全標準貫穿基礎技術所有方面，滿足 RISC-V 芯片研制過程中各企業在任何層級均能達到相互兼容和安全的需求，從而構建一個統一、健康的標

94、準生態環境。同時，評測工具的標準和人才培養相關工作的開展將為產業和上層標準工作提供工具支撐和人才儲備。50圖圖 3.3:RISC-V 產業生態標準體系圖（來源：產業生態標準體系圖（來源：RVEI 標準工作計劃）標準工作計劃）（三）基于（三）基于 RISC-V 架構芯片的發展情況現狀架構芯片的發展情況現狀1.Occamy2023 年 5 月 9 日，由歐洲航天局支持，由蘇黎世聯邦理工學院和博洛尼亞大學的工程師開發的 Occamy 處理器已宣布流片。Occamy CPU 主要作為歐空局 EuPilot 計劃的一部分進行開發，是歐洲航天局正在考慮用于航天計算的芯片之一。Occamy CPU 是 Ad

95、apteva Epiphany 處理器系列的最新版本，采用了 28nm 工藝，擁有 432 個可編程的 RISC-V 處理核心。Occamy CPU 可提供 0.75 FP64 TFLOPS 的性能和 6 FP8 TFLOPS 算力。Occamy CPU 采用 Chiplet 設計，后續還可以在封裝中51添加其他小芯片，以在需要時加速某些工作負載。據悉，Occamy CPU 可以在 FPGA 上進行仿真運算，該實現已在兩個 AMD Xilinx Virtex UltraScale+HBM FPGA 和 VirtexUltraScale+VCU1525 FPGA 上進行了測試。2.MTIA202

96、3 年 5 月 18 日，Meta 官宣了自研 AI 運算芯片項目 MTIA，全稱為“Meta Training and Inference Accelerator”（Meta 訓練和推理加速器），此外還有人工智能運算領域的多項進展和計劃。MTIA 項目的首款芯片 MTIA v1 于 2020年便開始設計，目前已有成品應用。這種定制芯片采用開源芯片架構 RISC-V，在類型上屬于 ASIC 專用集成電路，Meta 進行了高度定制化的設計。2023 年 7 月，在 DAC 2023 上，Meta 的 ASIC 工程經理 Himanshu Sanghavi 談到 Meta 正在使用 RISC-V

97、開展的各種項目。他表示 Meta 團隊正在開發基于 RISC-V 的 ASIC芯片，用于視頻轉碼以及機器學習應用，以及在數據中心運行一些計算最密集的工作負載。Himanshu Sanghavi 表示，大約四年前，當 Meta 開始這項工作時評估了多種不同的處理器架構，決定對這些 SoC的一些關鍵插槽采用 RISC-V。這一選擇的驅動因素是RISC-V 是一種開放架構，并且已經有多個處理器 IP 供應商52實現了該架構。3.R9A02G202023 年 9 月，Renesas 宣布推出專為先進電機控制系統優化的 RISC-V MCUR9A02G020，用戶無需投入開發成本，即可受益于電機控制應用

98、的即用型交鑰匙解決方案。借助預編程的專用標準產品，用戶可以縮短上市時間并降低成本，節省 RISC-V 相關的工具及軟件投資。其目標應用包括家居/樓宇自動化、醫療保健設備、家用電器、無人機等。Renesas 推出的 R9A02G020 是基于 Andes RISC-V 處理IP 而構建的電機控制專用標準產品。產品預編程了由獨立設計公司 BFG Engineering 和 DigiPower（HK）Technology開發的專業應用代碼。其中，BFG 以縮短客戶電機啟動時間的無傳感器算法而聞名；DigiPower 自 2008 年以來持續推出成本優化、可擴展的電機驅動解決方案，并設計了用于控制冰箱

99、壓縮機、風扇、泵等專用解決方案。此外，SEGGER Microcontroller GmbH 也參與了此項工作，提供了Embedded Studio 和 J-Link 在內的完整 SEGGER 生態系統，用于創建和測試這些電機控制解決方案。534.Veyron V22023 年 11 月，RISC-V 服務器芯片設計廠商 Ventana 發布了其第二代服務器 CPUVeyron V2，應用于從汽車、邊緣計算，到數據中心、人工智能/機器學習和超大規模器等應用領域中。Ventana 表示其性能已超越了 x86 高端服務器芯片,在其前身 Veyron V1 的基礎上進行了重大升級，專為服務器/數據中

100、心級應用而設計。在核心配置方面，Veyron V2 基于臺積電 4nm 工藝，8流水線設計，支持亂序執行，主頻高達 3.6GHz，單個集群內核數量 32 個，多集群最多可擴展至 192 核。緩存的大小為每個核心 1MB 二級緩存，以及 128MB 的共享集群級三級緩存。Veyron V2 專注于 Chiplet 互聯標準和領域特定加速，其處理器采用 Chiplet 設計，配備 IO 集線器和加速器，并采用Chiplet互聯標準以實現每個插槽 192個內核。Veyron V2 在性能方面進行了提升，擁有 32 個核心和高達 128MB 的 L3 緩存，實現了 AMBA CHI，這是 ArmCPU

101、 中常見的特性。在緩存方面，每個 32 個核心的集群都構建在一個 Chiplet 上，連接到一個 IO 集線器。Ventana 通過支持 RAS（計算機系統可靠性、可用性和可服務性三項技術的總稱），包括校驗糾錯能力和數據中毒等功能，進一步提高了處理器的可靠性。545.Sargantana 芯片芯片2023 年 12 月，BSC-CNS（西班牙巴塞羅那超級計算中心-國家超級計算中心)發布了全新 Sargantana 芯片，這是完全由巴塞羅那超級計算中心設計的第三代開源處理器。Sargantana 是第三代 Lagarto 處理器，是西班牙在DRAC 項目（為下一代計算機設計基于 RISC-V 的

102、加速器）框架內開發的首款開源芯片，是歐洲學術層面最先進的開源芯片之一。新款 Sargantana 比此前兩款 Lagarto Hun(2019)和 DVINO(2021)處理器具有更好的性能，是 Lagarto 系列中首款突破千兆赫工作頻率障礙的處理器。第三代 Lagarto 處理器系列由 GlobalFoundries 22 納米技術節點進行制造。該設計基于開源指令集架構 RISC-V，是由巴塞羅那超級計算中心、巴塞羅那自治大學等研究人員聯合開發的設計。四.RISC-V 產業生態發展情況（一）（一）RISC-V 基金基金會情況會情況1.基金會概況基金會概況在 2015 年成立非盈利組織 RI

103、SC-V 基金會（RISC-VFoundation），旨在凝聚全世界的力量一起共同構建開放、合作的軟硬件社區，打造 RISC-V 生態系統。如今，有 275家單位加入了 RISC-V 基金會，包括谷歌、華為、阿里、55IBM、鎂光、英偉達、高通、三星、西部數據等國際領軍企業以及加州大學伯克利分校、麻省理工學院、普林斯頓大學、ETH Zurich、印度理工學院、洛倫茲國家實驗室、新加坡南洋理工大學以及中科院計算所等學術機構。這些企業與研究機構可通過 RISC-V 基金會這個平臺參與指令集規范的演進以及軟硬件生態系統的發展。RISC 基金會的會員制度分為三種，一種是普通會員，包括大學和非盈利組織，

104、以及不屬于法人實體的個人。普通會員不需要繳納年費，但可以享有正式會員的所有福利。第二種是戰略會員，戰略會員包括公司、組織和其他法律實體，并享有正式會員的所有福利。戰略會員將根據其法人實體的雇員規模承擔年度會員費，具體如下:少于 500 名雇員年費為 5,000 美元；500 至 5,000 名雇員年費為 15,000 美元；5,000名雇員以上年費為 35,000 美元。整個戰略會員群體選舉 3名理事會代表。第三種是高級會員，高級會員分為兩種，第一種為理事會級別，包括一名理事會和技術指導委員會的代表，每年需繳納 25 萬美元會費，第二種為高級技術指導委員會級別，包括一名技術指導委員會的代表，年

105、費為 10萬美元。在生態建設上，RVI 已吸引全球 70 多個國家的近 3950個會員，覆蓋芯片廠商、芯片設計服務公司、軟件提供商等軟硬件公司，以及大學、科研機構和投資機構等。562.基金會的董事會及技術和營銷兩個委員會基金會的董事會及技術和營銷兩個委員會RVI 技術組織架構包括董事會（Board of Director，BOD）、技術指導委員會（Technical Steering Committee，TSC）、協會 CTO、指令集委員會（ISA Committees，IC）、橫向委員會（Horizontal Committee，HC）、工作組（TaskGroup，TG）、特別興趣工作組（S

106、pecial Interesting Group，SIG）等。董事會由高級會員組成，決定 RVI 技術發展方向。RVI 的標準制定由工作組提出意向，經橫向委員會同意后成立編制組（至少 3家企業組成）開啟起草工作。標準草案經廣泛征求 RVI 成員意見，由技術指導委員會和董事會審核發布。圖圖 4.1 RVI 技術組織架構（圖片來源：技術組織架構（圖片來源：RISC-V International）中、美、歐三方在高級會員體系里呈現并駕齊驅的態勢。截止至 2023年 12月 31日，RVI 已吸納 24個高級會員，57中國企業有 12 個，包括阿里云計算有限公司、晶心科技股份有限公司（臺灣）、北京開

107、源芯片研究院、成為資本、華為技術有限公司、中國科學院計算所、中國科學院軟件所、飛騰信息技術有限公司、RIOS 實驗室、中興通訊股份有限公司、北京希姆計算科技有限公司、騰訊科技（深圳）有限公司。3.基金會的主要舉措基金會的主要舉措加強宣傳力度，擴大國際影響力。伯克利研究團隊從2015 年開始組織舉辦 RISC-V 技術研討會，為 RISC-V 開發者、使用者、研究者建立一個面對面的技術交流平臺。RISC-V 研討會一般為期 3 天，40 個左右的技術報告，內容涵蓋 RISC-V 技術更新、軟件生態、新興應用以及前沿研究。2015 年 1 月第 1 屆 RISC-V 研討會召開，在每屆 RISC-

108、V 研討會現場，與會者總能看到一位和藹的長者坐在前排，全程出席研討會，他正是前面提到的 RISC 架構的奠基者以及RISC 一詞的締造者 David Patterson 教授。在計算機體系結構界，Patterson 教授具有極高的威望，他只要一出現就能吸引眾多仰慕者。為了擴大 RISC-V 的影響力，即便古稀之年，他仍然不遺余力地到世界各地進行宣傳。僅在 2015 年前后一年時間里，他就奔赴哈佛大學、普林斯頓大學、康奈爾大學、華盛頓大學、伊利諾伊大學香檳分校、加州大學洛58杉磯分校與圣塔芭芭拉分校、新加坡南洋理工大學等世界各地做了十幾場巡回演講，題目是“Instruction Sets Wan

109、t ToBe Free:A Case for RISC-V”，大大地增加了人們對 RISC-V的了解。4.基金會的展望基金會的展望2015 年，第 1 屆 RISC-V 研討會共有來自 33 個公司、14 所大學的 144 位與會者。但在很短的時間里，RISC-V 研討會就快速膨脹為一個中等規模會議2017 年 11 月結束的第 7 屆 RISC-V 研討會參會人員已達到了 500 人，包括世界各地的 138家企業以及 35所大學與研究機構。從投稿的內容來看，RISC-V 開始在各個維度迅速發展，一個全新的、活躍的軟硬件生態系統已初見雛形：一是投稿單位呈現多樣化，除了谷歌、英偉達、西部數據等大

110、公司以及麻省理工學院、華盛頓大學等研究機構，很多投稿來自初創公司，甚至還有 Global Foundries 專門為RISC-V 定制優化。二是應用場景呈現多樣化，包括用于 DARPA 資助的前沿研究，航天器的宇航芯片設計，面向 IoT 的智能芯片，面向安全的芯片，用作服務器上的主板管理控制器，GPU 和硬盤內部的控制器等。三是軟硬件生態在逐漸完善。有相當比例的工作在關59注 RISC-V 外圍模塊與工具鏈的設計，比如調試工具鏈、中斷控制器等。另外一批工作則是在移植與優化軟件，包括實時操作系統、JVM、LLVM、Python 等開發者常用的軟件工具。RISC-V 開源社區已經度過了艱難的起步階

111、段，正進入快速發展期，前景樂觀。首先在控制領域與 IoT 場景，涌現出越來越多基于 RISC-V 的產品和應用案例；其次，軟件開源社區方面，會有越來越多針對 RISC-V 進行適配與優化；再次，在基礎研究方面，會出現越來越多基于 RISC-V 的前沿研究，為開源社區培養和輸送一批深入了解 RISC-V 架構的技術人才。（二）全球主要企業和產品（二）全球主要企業和產品1.Tenstorrent 公布基于自研內核公布基于自研內核 Ascalon 的的 RISC-V CPU性能性能2023 年 4 月，Tenstorrent 首席執行官 Jim Keller 分享了Tenstorrent 對基于自家

112、 Ascalon 處理器內核的 CPU 與競爭對手（包括 AMD 的 Zen 5、亞馬遜的 Graviton 3 和 Nvidia 的Grace）的性能預測。Tenstorrent 的 Ascalon 預計將提供市場領先的整數性能功耗比，Tenstorrent 預計 AMD 的 Zen 5 將成為原始整數吞吐量方面的性能冠軍，Zen 5 在整數工作負載方面將比當前的 Zen 4 快 30%。60Jim Keller 分享了在衡量整數性能的 SPEC CPU 2017INT Rate 基準測試中，Tenstorrent 針對內部設計的 8 寬亂序執行 Ascalon RISC-V 內核與潛在競爭

113、對手的性能預測，預計 Ascalon 1.9 SPEC2K17INT/GHz 將達到 7.03 分，Ascalon2.2 SPEC2K17INT/GHz 將達到 8.14 分。根據預測，Tenstorrent 即將推出的 CPU 內核將領先于英特爾的 Sapphire Rapids（7.45 分）、Nvidia 的 Grace（7.44分）和 AMD 的 Zen 4（6.80 分）。然而，AMD 的 Zen 5 預計將達到 8.84分，領跑 2024-2025年的絕對整數性能。2.Semidynamics 發布發布 RISC-V IP 內核 內核 Atrevido 4232023 年 4 月，

114、西班牙初創公司、RISC-V IP 內核供應商Semidynamics 推出了 Atrevido 系列 64 位內核的新成員 Atrevido 423，可較好的為人工智能、機器學習（ML）和高性能計算（HPC）等應用處理大量數據。Atrevido 423 具有更寬的 4 路管道，它與更多功能單元結合，大幅增加了 IPC（每周期指令數）。Atrevido 可以配置為具有 CHI NoC 的相干內核，也可以配置為通過 AXI 接口連接的更簡單的非相干內核。此外，該內核改進了 TLB 和 MMU，而且支持 SV39/48/57，非常適合使用 Linux 運行、占用大量內存的應用程序。無序內核設有可以

115、添加的 RISC-V 擴展的大菜單。它可以配置內部矢61量單元，其完全支持最新的 RISC-V 矢量規范。其他重要擴展包括位操作、加密、單精度 FP、雙精度 FP 和半精度 FP以及 bfloat16?？蛻艨梢赃x擇通過 ECC 保護數據緩存以及通過奇偶校驗保護指令緩存。此外，Atrevido 內核完全符合最新的 RVA22 RISC-V 配置文件。3.Frontgrade Gaisler 發布用于高性能太空應用的發布用于高性能太空應用的 RISC-V處理器 處理器 NOEL-V2023年 5 月，Frontgrade Gaisler 宣布設計了一款用于高性能太空應用的 RISC-V 處理器 N

116、OEL-V。NOEL-V 是一種先進的 RISC-V 內核，可在苛刻的太空環境中提供高性能和可靠性。NOEL-V 處理器由 Frontgrade Gaisler 設計，該公司專門為空間應用提供容錯和抗輻射電子產品，NOEL-V 處理器的高可配置性可提供廣泛的選項以滿足不同應用需求。其最先進的配置包括 RISC-V Hypervisor 擴展，有助于創建無需修改即可運行復雜操作系統的虛擬機。Frontgrade 的 NOEL-V 處理器既可以作為獨立 IP 核使用，也可以作為 GRLIB IP 庫的一部分使用，GRLIB IP 庫包含 100 多個外設單元。Frontgrade 使用處理器和 I

117、P 庫以空間級處理器的形式開發專用標準產品。Frontgrade 客戶也可以使用相同的構建塊來設計他們自己的適應性解決方案，既62可以作為ASIC 也可以作為 FPGA 實現。4.SiFive 推出兩款新產品推出兩款新產品 SiFive Performance P870 和和SiFive Intelligence X3902023 年 10 月，SiFive 宣布推出兩款新產品 P870 和X390，適用于基礎設施、消費電子和汽車應用領域的高性能 計 算（圖 4.2）。SiFive Performance P870 和 SiFiveIntelligence X390 提供最新水準的低功耗、運算

118、密度和矢量運算能力，將為日益增長的資料密集型運算提供必要的性能提升。兩款新產品共同創建了標量和矢量運算的強大組合，可滿足現今數據流和運算密集型人工智能應用于消費性、車用和基礎設施市場的需求。圖 4.2 SiFive Performance圖 4.2 SiFive Performance P870 和 SiFive IntelligenceP870 和 SiFive IntelligenceX390（圖片來源：SiFive）X390（圖片來源：SiFive）63SiFive Performance P870P870 核心適合高性能消費性應用，或與數據中心的矢量處理器結合使用，在指令集架構的可用性

119、、吞吐量、并行性和內存帶寬方面，建立了全新 RISC-V 性能標準。P870 是一個六寬亂序核心，與上一代 SiFive Performance 系列處理器相比，峰值單線程性能提升了 50%(specINT2k6)，符合 RVA23 要求，并提供共享集群緩存，支援高達 32 核集群。高執行吞吐量，可在每個周期達到執行更多指令、做更多算術邏輯運算、或執行更多分支操作。P870 完全兼容于 Google 對 RISC-V 上Android 的平臺要求。P870 更提供其他已經過驗證的 SiFive 功能：128b VLEN 長度的 RISC-V 矢量(RVV)矢量加密和 Hypervisor 擴展

120、IOMMU 和先進中斷架構(AIA)非包含性(non-inclusive)三級緩存SiFive Intelligence X390SiFive Intelligence X280 在 AI/ML 應用上與移動、基礎設施和汽車應用中的硬件加速器相結合方面取得了成功。新的X390 憑借其單核配置、雙倍矢量長度和雙矢量 ALU，將矢量運算性能提高了 4 倍，也使得持續數據帶寬增加了 4 倍。借助 SiFive 矢量協處理器接口擴展(VCIX)，可以輕松添加用戶的矢量指令和/或加速硬件設計，帶來設計靈活度，也64能讓用戶透過自定義指令大幅提高性能。產品特點包括：1024 位 VLEN、512位 DLE

121、N單/雙矢量 ALUVCIX(2048 bits 輸出，1024 bits 輸入)5.SiFive 與與 Intel 合作推出合作推出 RISC-V 開發板 開發板 HiFive ProP5502023 年 11 月，SiFive 宣布與 Intel 共同推出了一款名為 HiFive Pro P550 的 RISC-V 開發板。HiFive Pro P550 是一款適合軟件開發人員、內核開發人員或 Linux 專家/黑客的開發板。該開發板采用 SiFive HiFive Pro P550 SoC，搭載四核 SiFive Performance P550 核心復合體；擁有 16GB DDR5內存

122、，千兆以太網端口，USB 3.0，多個 x16 PCIe Gen 3擴展插槽，M.2 M 鍵槽（PCIe Gen 3），用于 NVME 2280SSD 模塊，M.2 E 鍵槽（PCIe Gen 3），Wi-Fi/藍牙模塊。6.Codasip 發布新一代發布新一代 RISC-V 處理器處理器 700 系列系列2023 年 10 月 17 日，Codasip 宣 布 推 出 RISC-VCustom Compute 700 處理器系列，該700 家族系列包括應用和嵌入式處理器內核，是對 Codasip 嵌入式內核的補充更新，提供了一個不同的基線以滿足對更高性能的需求。這65一新系列處理器可同時搭載

123、嵌入式核心和應用核心，為定制計算提供了更多的選擇。700 系列處理器提供高性能、多功能的內核，通過定制化實現高度靈活性，為客戶提供了更加靈活的核心配置選擇，以滿足不同應用場景的需求，還可作為現成的標準配置立即投入使用?？蛻艨梢允褂?Codasip Studio針對其目標用例優化每個基準內核，這種靈活性可以實現設計簡化。該系列的第一個產品是 A730，作為一款 64 位 RISC-V 應用處理器，現已提供給 Codasip的早期測試客戶。7.Synopsys 推出全新推出全新 RISC-V 處理器處理器 IP ARC-V2023 年 11 月，Synopsys 宣布擴展其 ARC 處理器 IP

124、產品組合，推出全新 RISC-VARC-V處理器 IP，使客戶能夠從各種靈活、可擴展的處理器選項中進行選擇。同時，Synopsys 宣布加入 RISC-V International 董事會和技術指導委員會，支持業界采用 RISC-V 指令集架構（ISA），并參與未來計算架構標準的制定。Synopsys 此次發布的 ARC-V 處理器 IP 提供了高性能、中檔和超低功耗選項以及功能安全版本，可滿足廣泛的應用工作負載需求。為了加速軟件開發，Synopsys ARC-V 處理器 IP 得到了 Synopsys MetaWare 開發工具包的支持，該工具包可生成高效的代碼。此外，Synopsys.a

125、i 全棧人工智66能驅動的 EDA 套件與 ARC-V 處理器 IP 共同優化，提供開箱即用的開發和驗證環境，有助于提高生產力和結果質量適用于基于ARC-V 的 SoC。Synopsys ARC-V 功能安全處理器 IP 集成了硬件安全功能，可檢測系統失效，支持 ASIL B 和 ASIL D 安全級別，并加速 ISO 26262 功能安全認證和 ISO 21434 汽車網絡安全認證。ARC-V FS 處理器 IP 基于 Synopsys ISO 9001 質量管理體系（QMS）開發，可助力開發者滿足具有挑戰性的ASIL D 系統開發標準。此外，MetaWare 安全開發工具包還能幫助軟件開發

126、者加速開發符合 ISO 26262標準的代碼。8.Renesas推出第一代 32位 RISC-V CPU 內核2023 年 11 月 30 日，Renesas 宣布推出基于 RISC-V 的32 位 CPU 內核。新的 RISC-V CPU 內核將擴充 Renesas 現有 32 位微控制器 IP 產品陣容，包括專有 RX 產品家族和基于 Arm Cortex-M 架構的 RA 產品家族。此款多功能 CPU 既可作為主應用控制器，也可成為SoC、片上子系統中的輔助核心。Renesas 的 RISC-V CPU的 CoreMark/MHz 性能達到 3.27，包含可提高性能的擴展，同時減少代碼量

127、。Renesas 正在向部分客戶提供基于新內核的樣品，并計劃于 2024 年一季度推出首款基于 RISC-V 的MCU 及相關開發工具。679.Esperanto 宣布宣布 RISC-V 芯片成功支持生成式芯片成功支持生成式 AI2023 年 4 月 21 日，Esperanto 宣布已經移植并正在運行一 系 列 生 成 式 AI 在 其 低 功 耗 RISC-V 硬 件 上 建 模。Esperanto 計劃為 RISC-V 社區的研究人員提供訪問權限，作為該公司幫助更廣泛行業“人工智能民主化”并幫助加速RISC-V 生成人工智能技術開發的使命的一部分。Esperanto的生成式 AI 工作的

128、重點領域包括大型語言模型的用例，在這些案例中，與現有產品相比，使用低功率硬件和降低總擁有成本是關鍵。Meta 開放式預訓練變壓器模型的多個版本現在以多種精度水平和上下文規模在 Esperanto 的硬件上運行，每個芯片進行推理的功率水平低至 25W。Esperanto 的機器學習軟件開發套件支持將 OPT 模型快速移植到 ET-SoC-1 芯片上，該公司的商業客戶目前正在使用該套件。出于研發目的獲準訪問 Esperanto 解決方案的研究人員將需要遵守 Meta 的開源許可以及其他項目條款。10.ESA（歐洲航天局）支持的（歐洲航天局）支持的 432 核的核的 Occamy RISC-V芯片流

129、片芯片流片2023 年 5 月 9 日，由歐洲航天局支持，由蘇黎世聯邦理工學院和博洛尼亞大學的工程師開發的 Occamy 處理器已宣布流片。Occamy CPU 主要作為歐空局 EuPilot 計劃的一68部分進行開發，是歐洲航天局正在考慮用于航天計算的芯片之一。Occamy CPU 是 Adapteva Epiphany 處理器系列的最新版本，采用了 28nm 工藝，擁有 432 個可編程的 RISC-V 處理核心。Occamy CPU 可提供 0.75 FP64 TFLOPS 的性能和 6 FP8 TFLOPS 算力。Occamy CPU 采用 Chiplet 設計，后續還可以在封裝中添加

130、其他小芯片，以在需要時加速某些工作負載。據悉，Occamy CPU 可以在 FPGA 上進行仿真運算，該實現已在兩個 AMD Xilinx Virtex UltraScale+HBM FPGA 和 VirtexUltraScale+VCU1525 FPGA 上進行了測試。11.歐盟歐盟 NimbleAI 項目采用項目采用 RISC-V 處理器支持神經形態視覺與處理器支持神經形態視覺與 3D 集成芯片集成芯片歐盟的 NimbleAI 項目是一個為期 3 年、耗資 1000 萬歐元的研究項目，匯集了來自歐盟和英國的商業組織和學術界的合作伙伴共同參與研發。該項目由歐盟資助，旨在設計一種神經形態視覺傳

131、感和處理的 3D 集成芯片。定制的RISC-V 處理有助于提高神經形態芯片的性能并降低其功耗。為了實現這一目標，Codasip 正在開發基于 RISC-V 的下一代人工智能處理器，項目選用了 Codasip Studio 工具和CodAL 架構描述語言，促使定制工作流程變得直接便捷。之后由 Codasip 開發的 RISC-V 內核會被映射到 Menta SAS69的嵌入式 FPGA（eFPGA）模塊上。12.Tenstorrent 與與 LG 宣布合作，為未來的智能電視構建宣布合作，為未來的智能電視構建AI 和和 RISC-V 芯片芯片2023 年 5 月 30 日，Tenstorrent

132、和 LG 電子公司宣布合作構建新一代 RISC-V、AI 和視頻編解碼芯片，此次合作為LG 未來的智能電視和汽車產品以及 Tenstorrent 的數據中心產品提供動力。LG 的視頻編解碼器技術一直是 TV SoC 的重要組成部分，該技術已用于優質電視超過 10 年。此次 Tenstorrent 和LG 將在芯片/IP 級合作，為 Tenstorrent 未來的數據中心產品提供視頻處理能力。LG 首席技術官 Byoung-hoon Kim 表示，Tenstorrent 和 LG 將共享技術路線圖，并不斷擴大合作范圍。13.Meta 在自研在自研 AI 運算芯片項目運算芯片項目MTIA 中使用中

133、使用 RISC-V2023 年 5 月 18 日，Meta 官宣了自研 AI 運算芯片項目 MTIA，全稱為“Meta Training and Inference Accelerator”（Meta 訓練和推理加速器），此外還有人工智能運算領域的多項進展和計劃。MTIA 項目的首款芯片 MTIA v1 于 2020年便開始設計，目前已有成品應用。這種定制芯片采用開源芯片架構 RISC-V，在類型上屬于 ASIC 專用集成電路，Meta 進行了高度定制化的設計。707 月，在 DAC 2023 上，Meta 的 ASIC 工 程 經 理Himanshu Sanghavi 談到 Meta 正在使

134、用 RISC-V 開展的各種項目。他表示 Meta 團隊正在開發基于 RISC-V 的 ASIC 芯片，用于視頻轉碼以及機器學習應用，以及在數據中心運行一些計算最密集的工作負載。Himanshu Sanghavi 表示，大約四年前，當 Meta 開始這項工作時評估了多種不同的處理器架構，決定對這些 SoC的一些關鍵插槽采用 RISC-V。這一選擇的驅動因素是RISC-V 是一種開放架構，并且已經有多個處理器 IP 供應商實現了該架構。14.Renesas 推出專為先進電機控制系統優化的推出專為先進電機控制系統優化的 RISC-VMCU R9A02G0202023 年 9 月，Renesas 宣

135、布推出專為先進電機控制系統優化的 RISC-V MCUR9A02G020，用戶無需投入開發成本，即可受益于電機控制應用的即用型交鑰匙解決方案。借助預編程的專用標準產品，用戶可以縮短上市時間并降低成本，節省 RISC-V 相關的工具及軟件投資。其目標應用包括家居/樓宇自動化、醫療保健設備、家用電器、無人機等。Renesas 推出的 R9A02G020 是基于 Andes RISC-V 處理IP 而構建的電機控制專用標準產品。產品預編程了由獨立71設計公司 BFG Engineering 和 DigiPower（HK）Technology開發的專業應用代碼。其中，BFG 以縮短客戶電機啟動時間的無

136、傳感器算法而聞名；DigiPower 自 2008 年以來持續推出成本優化、可擴展的電機驅動解決方案，并設計了用于控制冰箱壓縮機、風扇、泵等專用解決方案。此外，SEGGER Microcontroller GmbH 也參與了此項工作，提供了Embedded Studio 和 J-Link 在內的完整 SEGGER 生態系統，用于創建和測試這些電機控制解決方案。15.Samsung 宣布將利用宣布將利用 RISC-V 架構打造架構打造 Tenstorrent 人工智能芯片人工智能芯片2023 年 10 月，Samsung 宣布與 Tenstorrent 公司合作，Tenstorrent 將基于

137、Samsung 的 RISC-V 架構技術以及其SF4X 工藝打造下一代 AI 芯片。此前 8 月，Tenstorrent 從Hyundai Motor Company、Samsung 旗下的投資基金等獲得 1億美元融資。Tenstorrent 首席執行官 Jim Keller 表示，“Tensistorrent專注于開發高性能計算，并將這些解決方案交付給世界各地的客戶。很高興 Keith Witek加入我們并擔任首席運營官，推動了我們與 Samsung 的合作。Samsung 晶圓廠致力于推進半導體技術，這與我們在推進 RISC-V 架構和 AI 方面的愿景一致，Samsung將助力我們的

138、AI 芯片推向市場”。7216.Imagination 與與 Ventana 宣布合作，共同開發基于宣布合作，共同開發基于 RISC-V 的異構的異構 SoC2023 年 11 月，Ventana 宣布計劃打造一款 Chiplet 處理器，采用 RISC-V 架構，可擴展多達 192 個核，應用于從汽車、邊緣計算，到數據中心、AI/ML 和超大規模器等應用領域中。此前 Ventana 首款基于 RISC-V 架構的產品是Veyron V1，于 2022 年 12 月在 RISC-V 峰會上推出，該系列為高性能 Chiplet 和 IP 系列，專為服務器/數據中心級應用而設計。Ventana 和

139、 Imagination Technologies 兩 家 公 司 都 是RISC-V International 和 RISC-V 軟件生態計劃“RISE”的主要成員，雙方將把各自領域的兩類處理器開發者聚集在一起，憑借在 CPU 和 GPU 方面的綜合專業知識，為 RISC-V開放架構帶來新的配置。17.Ventana 發布發布 Veyron V2 系列處理器系列處理器2023 年 11 月，RISC-V 服務器芯片設計廠商 Ventana 發布了其第二代服務器 CPUVeyron V2，應用于從汽車、邊緣計算，到數據中心、人工智能/機器學習和超大規模器等應用領域中。Ventana 表示其性

140、能已超越了 x86 高端服務器芯片,在其前身 Veyron V1 的基礎上進行了重大升級，專為服務器/數據中心級應用而設計。73在核心配置方面，Veyron V2 基于臺積電 4nm 工藝，8流水線設計，支持亂序執行，主頻高達 3.6GHz，單個集群內核數量 32 個，多集群最多可擴展至 192 核。緩存的大小為每個核心 1MB 二級緩存，以及 128MB 的共享集群級三級緩存。Veyron V2 專注于 Chiplet 互聯標準和領域特定加速，其處理器采用 Chiplet 設計，配備 IO 集線器和加速器，并采用Chiplet互聯標準以實現每個插槽 192個內核。Veyron V2 在性能方

141、面進行了提升，擁有 32 個核心和高達 128MB 的 L3 緩存，實現了 AMBA CHI，這是 ArmCPU 中常見的特性。在緩存方面，每個 32 個核心的集群都構建在一個 Chiplet 上，連接到一個 IO 集線器。Ventana 通過支持 RAS（計算機系統可靠性、可用性和可服務性三項技術的總稱），包括校驗糾錯能力和數據中毒等功能，進一步提高了處理器的可靠性。18.BSC（巴 塞 羅 那 超 級 計 算 中 心）（巴 塞 羅 那 超 級 計 算 中 心）推 出 首 款 開 源推 出 首 款 開 源Sargantana 芯片芯片2023 年 12 月，BSC-CNS（西班牙巴塞羅那超級

142、計算中心-國家超級計算中心)發布了全新 Sargantana 芯片，這是完全由巴塞羅那超級計算中心設計的第三代開源處理器。Sargantana 是第三代 Lagarto 處理器，是西班牙在74DRAC 項目（為下一代計算機設計基于 RISC-V 的加速器）框架內開發的首款開源芯片，是歐洲學術層面最先進的開源芯片之一。新款 Sargantana 比此前兩款 Lagarto Hun(2019)和 DVINO(2021)處理器具有更好的性能，是 Lagarto 系列中首款突破千兆赫工作頻率障礙的處理器。第三代 Lagarto 處理器系列由 GlobalFoundries 22 納米技術節點進行制造。

143、該設計基于開源指令集架構 RISC-V，是由巴塞羅那超級計算中心、巴塞羅那自治大學等研究人員聯合開發的設計。19.BeagleBoard 推出推出 BeagleV-Ahead 開發板開發板2023年 7 月 14 日，BeagleBoard 推出 BeagleV-Ahead 開發板，該款開發板搭載 阿里達摩院玄鐵曳影 1520 四核 64位 RISC-V 處理器，1.85GHz C910，開源設計，兼容 Linux，自帶 4GB 內存和 16GB eMMC 存儲，千兆網口；支持 WiFi和藍牙連接。BeagleV AHead 開發板采用曳影 1520 作為主控，是Beagle 家族的開源 RI

144、SC-V 單板計算機，適合開源社區的RISC-V 開發人員。BeagleV AHead 傳承了 Beagle 開發版的統一設計語言，采用 BeagleBone Black 的外形尺寸，它具有與 BeagleBone Black 相同的 P8 和 P9 擴展接口，所以支持疊加現有的 BeagleBone 擴展板以擴展其功能。BeagleV75Ahead 便于攜帶，隨時隨地拿出連上 USB 即可使用(5V 電源接口可通過 USB 轉接頭，串口可通過 USB 轉 UART 連接)。20.BOSCH、Infineon、Nordic、NXP、Qualcomm 聯合成立聯合成立 Quintauris Gm

145、bH，推動，推動 RISC-V 在汽車領域應用在汽車領域應用2023 年 8 月，BOSCH、Infineon、Nordic、NXP、Qualcomm 聯合成立 Quintauris GmbH，該公司總部位于慕尼黑。Quintauris CEO 為 Alexander Kocher（此前曾擔任汽車嵌入式方案供應商 Elektrobit 的 CEO 兼總裁，還曾在ContinentalAG、Siemens 和 Infineon等公司任職）。目前新公司已獲得所有必要的監管批準，旨在通過支持下一代硬件開發，推動 RISC-V 架構在全球范圍內的發展，加速商業化進程，并減少碎片化的現象。該公司將成為一

146、個單一來源，實現基于 RISC-V 的兼容產品，并提供參考架構，幫助建立業界廣泛使用的解決方案。據悉，Quintauris產品最初將專注于汽車行業，然后在拓展到移動和物聯網的應用上。五.國內 RISC-V 產業生態發展情況（一）國內處理器市場發展情況（一）國內處理器市場發展情況近年來，中國 RISC-V 產業逐漸成熟，RISC-V 成為中國芯片領域最受歡迎的架構，產業規模不斷增長，各大著76名企業和機構正在積極參與到 RISC-V 架構的研發和應用中去，中國 RISC-V 生態已初步形成。根據公開數據顯示，截止 2022 年底中國 RISC-V 核心數約為 50 億顆，2023 年中國RISC

147、-V 核心數約為 75億顆。對我國 RISC-V 企業進行抽樣調查顯示，我國 RISC-V企業出貨量及銷售額與企業人數規?；境尸F正相關態勢。根據人數和銷售額估算，2023 年我國 RISC-V 市場規模約在30-40億人民幣。IP 方面，2023 年，面向低功耗的各類場景，國內的RISC-V IP 提供商已經能提供一系列完整的 RISC-V IP 解決方案；面向高性能場景，國內 RISC-V IP 發展迅速，在2023 年已出現比肩 Arm Cotex-A76 性能的商業級 RISC-V 內核。2023 年，國內的 IP 廠商重視 RISC-V 的專用領域的應用。國內開始出現汽車應用的 RI

148、SC-V IP，專為人工智能應用 IP 平臺解決方案。應對高能效場景，國內開始出現高性能核與能效核搭配使用的“大小核”解決方案。除了 CPUIP，國內 NPU IP、總線 IP 等也發展迅速，為 RISC-V 芯片的設計提供更多可能。芯片方面，在我國，RISC-V 產業化應用是主旋律。當前，我國已有超過五十款不同型號的 RISC-V 芯片量產，應用場景主要集中在電源管理、無線連接、存儲控制、物聯77網等低端場景。目前量產的芯片，大多是應用在相對封閉的應用場景，軟件需求相對簡單且固定。在這些領域，國產 RISC-V 芯片的應用已相當成熟。而在桌面計算、數據中心等高性能計算場景，國內RISC-V

149、芯片尚未形成井噴式發展，僅有少數幾款芯片亮相，并且其性能與軟件生態與主流架構的芯片的性能相比仍有劣勢。與海外相同的是，也有很多國內 RISC-V 芯片企業直接聚焦在數據中心場景的研發。隨著高性能核、總線技術、Chiplet 技術等高端芯片的核心技術的發展，國產 RISC-V 在高性能領域將迎來爆發。軟件方面，2023 年中科院軟件所、阿里達摩院、華為、奕斯偉計算、賽昉科技等參與了 RISC-V 基礎軟件的貢獻，除了編譯器、工具鏈、庫、工具等方面的工作外，國內免費操作系統 openEuler、openKylin 增加了對 RISC-V 的支持，發布了面向 RISC-V 體系架構的 AIoT 嵌入

150、式場景 Linux 系統，同時給國內軟件開發者也提供了“一站式”、“全家桶式”的 RISC-V 開發工具集。尤其在 Binutils、GCC、GlibC等工具鏈方面，中科院軟件所、阿里巴巴、奕斯偉計算、賽昉科技、睿思芯科等機構的貢獻尤為突出。解決方案方面，2023 年，RISC-V 在物聯網領域的價值進一步顯現，例如，在對安全穩定性極高的燃氣場景，RISC-V MCU 已經被廣泛采納。在開源硬件領域，諸如單78板計算機、平板電腦、筆記本電腦、游戲掌機、工作站等形態的 RISC-V 產品開始涌現，為廣大 RISC-V 開發者提供廣泛選擇。在工業領域，RISC-V 芯片已經能達到工業場景需求，滿足

151、工業寬溫、接口、實時性等需求，并開始在工業場景下廣泛應用。在數據中心場景下，國產 64 核 RISC-V 服務器芯片已被部署使用，為 RISC-V 邁向更多高性能領域奠定基礎。（二）國內（二）國內 RISC-V 指令集發展概況指令集發展概況面對 RISC-V 技術迅速發展和市場需求，國內也涌現出多個組織整合國內企業力量，推動 RISC-V 發展并與國際對接。其中有中國電子工業標準化技術協會 RISC-V 工作委員會（RVEI）、中國開放指令生態（RISC-V）聯盟（CRVA）、中國 RISC-V 產業聯盟（CRVIC）等。中國電子工業標準化技術協會 RISC-V 工作委員（RVEI）會于 20

152、23 年 6 月 12 日在北京成立，是由中國電子工業標準化技術協會牽頭，聯合上海海思、阿里達摩院、奕斯偉、中國移動、開源芯片研究院、中科院軟件所、賽迪、電子一所、電子四院、電子五所等企事業單位共同發起組建的具有全國性、行業性、非營利性的社會團體。截止到 2023 年 12 月該組織已吸納國內超過 60 家成員單位，并組織 27位院士形成戰略委員會指導工作。RISC-V 工委會主要開展 RISC-V 產業領域的標準研制、符合性評估、知識79產權保護、人才培養、產業研究等方面工作，引導國內RISC-V 產業走向協同創新，形成產業合力，實現優勢互補、資源共享、協同推進，共同營造產業良好生態環境，帶

153、動產業鏈高質量發展。中國開放指令生態（RISC-V）聯盟（CRVA）旨在召集從事 RISC-V 指令集、架構、芯片、軟件、整機應用等產業鏈各環節企事業單位及相關社會團體，自愿組成一個全國性、綜合性、聯合性、非營利性的社團組織。聯盟由中科院計算所牽頭，聯合北京大學、清華大學、阿里-中天微、百度、中芯國際等近 20家研究機構和企業于 2018年共同發起成立，目前已有一批企業構建了開源芯片關鍵技術。中國開放指令生態（RISC-V）聯盟自成立以來已舉辦多場RISC-V 峰會和論壇，對推動產業發展、聚集產業資源、促進技術交流發揮影響和作用。中國 RISC-V 產業聯盟（CRVIC）于 2018 年由芯原

154、微電子（上海）股份有限公司牽頭，聯合君正、上海格易、復旦大學、同濟大學等 60 余家企業高校以及華芯投資上海分公司、上海集成電路產業投資基金等投資機構共同發起成立。聯盟致力于解決中國 RISC-V 領域共同面對的關鍵問題，建立 RISC-V 計算平臺，促進形成貫穿 IP 核、芯片、軟件、系統、應用等環節的 RISC-V 產業生態鏈。國內 RISC-V 標準的發展與國外相比，主要體現為以下803 個方面：我國擁有龐大應用市場，發展潛力巨大，標準化需求迫切。RISC-V 是一種通用架構，適用于多個領域，從嵌入式系統到高性能計算。中國的市場規模巨大，涵蓋了龐大的消費市場和工業市場。中國市場在各個領域

155、都有強大的需求，RISC-V 可以滿足這些需求，包括物聯網、人工智能、云計算等。隨著 RISC-V 的日益普及，其生態系統正不斷演變和豐富，包括硬件實現、編譯器、操作系統等的發展。越來越多的公司和研究機構也開始投入資源，以推動 RISC-V 技術的創新和應用。隨著時間的推移，RISC-V有望成為一種更加多樣化和靈活的計算架構，服務于各種不同的市場和應用需求。與此同時，擴展指令集面臨碎片化的風險，產品之間過度自定義開發，標準化程度不夠，導致適配成本效率增加。亟需在產業發展初期建立相關標準，在一定范圍開展研發工作，加強產品技術互通，消除企業間離散碎片的情況，降低研發成本，避免資源浪費。RISC-V

156、 作為繼 x86、Arm 后開辟的新賽道，標準化工作均處于摸索階段。一是 RISC-V 相對于傳統的計算機體系結構如 X86 和 Arm 來說是一種相對年輕的架構。x86 和ARM 架構已經經歷了幾十年的發展和演化，而 RISC-V 出現相對較晚，需要時間來發展和積累更多的實踐經驗。二是標準化是一個復雜且漫長的過程。在國際上制定和采納新的架構標準需要廣泛的合作和協商，以確?；ゲ僮餍院?1一致性。這方面的工作需要時間，各方需要解決技術和政治問題。三是 RISC-V 的靈活性使得不同公司和組織可以根據其需求自定義指令集和處理器。這導致了多樣性和復雜性，不同實現可以具有不同的標準擴展或自定義指令，使

157、得標準化工作更具挑戰性。四是不同應用領域對架構的需求各不相同，RISC-V 需要逐漸調整和完善以滿足這些需求。這也需要時間來開發和測試適用于不同領域的標準，雖然RISC-V 市場已初具規模，但仍需時間來檢驗標準的可行性。國內企業基本采用 RVI 發布的指令集標準，國內企業標準應用程度較高，但標準貢獻程度較低。在 RVI 高級會員中，我國有 12 家企業參與其中，但由于多數國內企業參與國際標準制定經驗較少。其中，阿里達摩院在 RVI 較為活躍，阿里巴巴玄鐵 RISC-V 技術專家團隊在 RVI 中 8 個技術委員會，30 余個技術小組參與技術討論、管理及方案制定等工作，在 1 個技術委員會及 1

158、3 個技術小組擔任主席或副主席職位。在標準建設、指令集、軟件、安全等多個技術方向，參與 IOMMU、CMO、Matrix 等技術標準制定。華為海思在 RVI 的董事會和技術指導委員會均占有一席之地，并且 RVI 在安全方面的橫向委員會主席 Andrew Dellow也曾在海思長期任職，目前擔任海思安全技術專家顧問。在 RVI 日常工作中，華為海思推動 RVI 安全工作組重組，并在芯片安全領域促進多項標準發布。82國內目前標準化工作處于起步階段，骨干企業多以參與國外技術組織標準化工作為主。根據中國電子工業標準化技術協會 RISC-V 工作委員 2024 年標準工作計劃，隨著RISC-V 發展和各

159、個國家關注，一是緊跟國際標準化工作，根據產業成熟度不斷固化完善指令集標準。以國際發布基礎指令集 ISA 標準為主，以國內擴展集為輔，在行業起步階段適當鼓勵自主創新，同時與國際組織積極對接，不斷豐富較為統一的自主指令集體系。二是利用測試評價標準化手段對 RISC-V 產品進行協調統一。在標準研制過程中側重軟硬件兼容性標準，以標準為牽引推動 RISC-V systemready（類比 ARM SystemReady，Arm system ready 是一種標準認證測試，以一系列硬件和初步標準基礎：基礎系統架構（BSA）及基礎啟動需求（BBR）為規格，外加一系列的補充資料。確保后續軟件層正常運行。標

160、準認證測試系統符合 SystemReady 標準，進而確保操作系統（OS)和后續軟件層正常運作）。協議、接口等兼容性技術突破，打通RISC-V 產業上下游技術不兼容壁壘，進而將國內碎片化企業、技術和產品整合成統一協調的市場，形成國內自主的RISC-V 標準體系。三是加快發展應用標準，圍繞應用企業需求，推動標準從實際出發，促進標準應用落地。通過應用為牽引帶動產業鏈上下游標準發展，推動標準體系進一步豐富并擴展至更多應用領域，為未來的計算領域帶來更83多可能性。（三）主要企業和產品（三）主要企業和產品1.晶心科技發布晶心科技發布 1024 位位 RISC-V 多核矢量處理器 多核矢量處理器 AX45

161、MPV2023 年 1 月 13 日，晶心科技宣布推出全球首款支持Linux 的、多核和 1024 位矢量處理能力的 AndesCore 45系列新成員 AX45MPV。此處理器專為處理大量數據應用而設計，例如數據中心 AI 推理與訓練、先進駕駛輔助系統、增強現實/虛擬現實、計算機視覺、加密與多媒體等。AX45MP 是一個 64 位 8 級流水線雙發射多核 RISC-V處理器，包含 RISC-V GCBP*擴展指令集功能，并支持具有內存管理單元的對稱多處理 Linux，且最多可支持 48 位的虛擬地址。AX45MP 能在同一個集群中配置多達八個核心，并搭配一致性管理功能和多達 8MB 的共享二

162、級高速緩存。一致性管理功能能確保所有一級緩存數據的一致性，并支持可選配的 IO 一致性端口。2.晶心科技發布晶心科技發布 RISC-V 超純量亂序執行多核處理器超純量亂序執行多核處理器 AndesCoreAX60 系列系列2023 年 1 月 31 日，晶心科技在 2022 年 Linley 秋季處理器大會上，展示了其最新的 AndesCore AX60 系列。該84系列采用亂序執行 64 位處理器架構，主要針對需要極高計算量要求的操作系統和應用程序的需求，例如高級駕駛輔助系統、人工智能、增強現實/虛擬現實、數據中心加速器、5G 基礎設施、高速網絡和企業級存儲系統等。AX60 系列的第一個成員

163、AX65 支持 RISC-V 最新的指令集擴展，例如純量加密擴展指令集和位操作擴展指令集。AX65 核心是一個具有 13 級流水線，4 路超純量，亂序執行的處理器。AX65 支持多核心集群，其具有高速緩存數據一致性管理以擴展其效能。每一個核心都有 64KB 的專用指令和數據緩存控制器。該集群最多可擴充至 8個核心，并含有一個集群內一致性管理器和一個可達 8MB 的共享高速緩存。一致性管理器和共享高速緩存可以與核心異步運行來達到 SoC 整體性能的優化。此外，AX65 支持 RISC-V標準的外部除錯和指令記錄接口，方便快速的系統開發、分析和除錯。3.晶心科技推出晶心科技推出 RISC-V 處理

164、器處理器AndesCore D232023 年 2 月 7 日，晶心科技公布了新產品 AndesCoreD23。這是一個三級流水線的 32 位 RISC-V CPU 核心，適合低功耗和高效率的嵌入式處理以及物聯網應用。D23 性能顯示為 4.13 Coremark/MHz；在 28納米的制程下，D23工作頻率可達 800MHz，最小可用配置為 26K 邏輯門數。D23設85計與其彈性滿足了設計人員對于數字信號處理、安全性、芯片功率、面積和性能這些項目的需求，適用于智能家電、可穿戴裝備、人工智能物聯網設備和專用型微控制器等多種應用。D23 除了支持 RISC-V RV32GC 擴展指令集之外，還

165、支持最近新通過的擴展指令集，例如：位操作(B)擴展指令集、純量加密(K)擴展指令集、緩存管理操作擴展指令集、程序代碼縮減擴展指令集和 RISC-V DSP/SIMD(P)擴展指令集。搭配使用 RISC-V DSP/SIMD(P)擴充指令集 與效能優化的AndeSoft NN Library 可以幫助客戶有效地加速 AI 應用計算。D23 配置了核心中斷控制器，可以提供超過 1000 個中斷服務，以實現快速中斷響應、優先級排序和搶占。D23也配置了晶心科技第五代擴展指令集，包括用于硬件堆棧保護的 StackSafe以及在 C 擴展指令集之上，用于程序代碼壓縮的 CoDense，和用于電源管理的

166、PowerBrake。此外，D23 包含許多安全功能，例如增強型和監管模式物理內存保護，以加強 CPU 核心的安全級別。新的純量加密(K)擴展指令集可提供在加速網絡和數據加密的 AES 加密/解密的指令以及用于數字簽名和證書的 SHA256/512 指令。D23 也支持 AndeSentry 的安全框架，可以與晶心科技的安全合作伙伴進行開放式合作，并提供安全啟動/調試以及可信任執行環境等安全解決方案。864.晶心科技推出全新產品線晶心科技推出全新產品線 AndesAIRE2023 年 5 月 15 日，晶心科技宣布推出全新產品線AndesAIRE（Andes AI Runs Everywher

167、e），該解決方案為邊緣及終端設備人工智能推理提供極高的計算效率。AndesAIRE系列產品包含首代人工智能和機器學習硬件加速器 IPAndesAIRE AnDLA I350，以及神經網絡軟件開發工具包AndesAIRE NN SDK。隨著人工智能和機器學習應用的爆炸性成長，高效能與高效率深度學習解決方案的需求不斷增加。在此需求下，由于邊緣和終端運作環境嚴格的功耗限制，使得僅僅依賴CPU 架構變得困難。針對這樣特別的挑戰，晶心科技推出AndesAIRE AnDLA I350，提供高效率、低功耗和小面積，適合廣泛應用于邊緣推理應用，包括智能物聯網設備和智能相機，到智能家電和機器人等應用。5.阿里達

168、摩院發布阿里達摩院發布 AI 加速引擎、高性能處理器加速引擎、高性能處理器 RISC-V IP 玄鐵 玄鐵 C9202023 年 11月 21 日，阿里達摩院推出基于 RISC-V 開放架構的玄鐵系列處理器玄鐵 C920，C920 是首次實現 AI 矩陣擴展的處理器。玄鐵 C920 是一款兼容 RISC-V 架構的 64 位處理器，基于軟硬協同優化技術，玄鐵 C920 升級支持最新的 Vector1.087標準，兼容 RVA23 profile，支持多核多 Cluster。采用 12 級多發亂序流水線，工作頻率可達到 2.5GHz，標配浮點單元，并可進一步選配性能優異亂序 vector 運算單

169、元?？梢愿珳?、穩定地分配任務，讓每個線程發揮最大性能，進而提升整體性能。相較于上代產品，C920 在 AI 性能方面提升了最高 3.8 倍，并且可跑 Transformer 模型，在機器學習、自動駕駛等領域有著廣泛應用。6.阿里達摩院發布可靠實時增強阿里達摩院發布可靠實時增強 RISC-V IP 玄鐵 玄鐵 R9102023 年 11 月 21 日，阿里達摩院推出實時處理器玄鐵R910。玄鐵 R910 面向高可靠、高實時性的計算新需求，是一款兼容 RV64GC 指令集的處理器，R910 可應用于對實時性及算力有高要求的存儲控制、網絡通信、自動駕駛等領域。R910 搭配玄鐵內存屬性擴展（XMA

170、E）技術，可運行Linux/RTOS 等操作系統。采用 12 級多發亂序流水線，工作頻率可達到 2.5GHz，同時支持 Cache 以及 TCM 存儲架構，可選配快速及一致性外設接口，在保持高可靠的基礎上大幅提升系統實時性。阿里平頭哥日前新發布的 SSD 主控芯片鎮岳 510 就采用自研芯片架構，內置玄鐵 R910 RISC-多核 CPU 系統，最高 頻 率 達 到 1.6GHz，支 持 DDR4-3200MT/s、DDR5-5200MT/s，關鍵數據通路與命令通路大量采用定制 硬件模88塊加速，借助自研的高速 NAND 接口、LDPC 算法及軟硬一體的介質應用算法，QoS 及 UBER 領先

171、業界。7.阿里達摩院宣布首款搭載矩陣擴展的阿里達摩院宣布首款搭載矩陣擴展的 AI 增強增強 RISC-V IP玄鐵玄鐵 C9072023 年 11 月 21 日，阿里達摩院首次實現 AI 矩陣擴展的玄鐵 C907。玄鐵 C907首次實現了獨立矩陣運算（Matrix）擴展，大大提高了計算密度和計算并行能力，相比傳統方案可提速 15 倍，同時也充分挖掘了 RISC-V 架構的 AI 原生優勢。玄鐵 C907 是一款兼容 RISC-V 架構的成本功耗優先處理器，支持 32 位處理器和 64 位處理器，兼容 RVA23Profile。支持硬件數據一致性，支持 AXI4 主接口、設備一致性接口（DCP）

172、以及低延時接口，支持 Sv32/Sv39/Sv48虛擬地址系統。此外，玄鐵 C907 包含標準 CLINT 和 PLIC中斷控制器，支持 RISC-V debug 和 Nexus Trace 接口，采用 9 級部分雙發順序流水線，實現能效優化提升。玄鐵C907 支持可以通過 Global Platform 安全認證的高可信安全結構，可主要應用于對能效要求較高的視覺終端、人機交互、網通無線等領域。898.兆易創新推出基于兆易創新推出基于 RISC-V 內核的內核的 Wi-Fi 6 MCU GD32VW5532023年 10月 17日，兆易創新宣布正式推出基于 RISC-V 內核的 GD32VW5

173、53 系列雙模無線微控制器。該系列芯片 內 置 芯 來 科 技 RISC-V N307 系 列 處 理 器 內 核。GD32VW553可適用于智能家電、智慧家居、工業互聯、通信網關等多種無線應用場景。GD32VW553 系列 MCU 支持 Wi-Fi 6 及 Bluetooth LE5.2 無線連接，以先進的射頻集成、強化的安全機制、大容量存儲資源以及豐富的通用接口，結合成熟的工藝平臺及優化的成本控制，為需要高效無線傳輸的市場應用持續提供 解 決 方 案。全 新 產 品 組 合 提 供 了 8 個 型 號、QFN40/QFN32 兩種小型封裝選項。面向實時處理和高效通信需求，GD32VW553

174、 系列MCU 采用了芯來 RISC-V 處理器內核，主頻可達 160MHz，還配備了高級數字信號處理硬件加速器、雙精度浮點單元以及指令擴展接口等資源，以出色的微架構設計實現了極佳的能效比，并提供了靈活的可擴展性。全新的雙模無線MCU 提供了先進的基帶和射頻性能，并包含了多種附加功能。支持基于數據傳輸仲裁機制的無線共存協議，大幅降低了 Wi-Fi 和藍牙產生的同頻干擾并提升信號接收的穩定性。還具備高動態范圍自動增益控制，有效增強信號質量。得90益于 Wi-Fi 6 的定時喚醒機制，GD32VW553 能夠靈活地調度設備的休眠與喚醒時間，有效提升了節能效率，適用于低功耗、長續航的無線設備接入需求。

175、9.賽賽昉科技高性能科技高性能 RISC-V CPU IP 昉天樞運行天樞運行RISC-V 云原生輕量級虛擬機云原生輕量級虛擬機 TeleVM2023 年 5 月，賽昉科技支持 RISC-V H 擴展的 CPU IP昉天樞成功運行中國電信云原生輕量級虛擬機TeleVM。運行結果顯示，相對于 QEMU+KVM 虛擬化方案，TeleVM 在 RISC-V 架構下的內存開銷降低了約 90%，啟動時延減少了約 80%。TeleVM 針 對 傳 統 QEMU+KVM 的 虛 擬 化 方 案 中QEMU 代碼臃腫、資源消耗高、遭受攻擊面大的問題，基于 Rust 安全語言重寫了虛擬機并進行了 RISC-V

176、架構適配優化，結合 RISC-V 精簡指令集特性，裁剪了冗余功能，實現了既保證用戶應用安全隔離，同時降低資源消耗并提升響應速度，適用于可信云原生、Serverless、函數計算等新型彈性云計算業務場景。該成果有助于推動 RISC-V 上云，實現數據中心基礎設施自主可控、降低算力成本等目標。9110.賽賽昉科技發布兩款自主研發的高性能科技發布兩款自主研發的高性能 RISC-V CPU IP 昉天樞天樞-90（Dubhe-90）與）與昉天樞天樞-80（Dubhe-80）2023 年 8 月 17 日，賽昉科技發布兩款自主研發的高性能 RISC-V 處理器內核新產品：昉天樞-90（Dubhe-90）

177、與昉天樞-80（Dubhe-80）。Dubhe-90 主打極致性能，是Dubhe Max Performance 系列旗艦產品；Dubhe-80 主打高能效比，是 Dubhe Efficiency Performance 系列首款產品。Dubhe-90 性能可比肩 ARM Cortex-A76，SPECint20069.4/GHz，其客戶主要來自于 PC、高性能網絡通訊、機器學習、數據中心等高端應用領域。相較于 Dubhe-90，Dubhe-80 是基于 RISC-V 指令集架構的 64 位商用處理器內核，專為高能效場景而生，在性能差僅為 20%的前提下，能效比提升 50%，滿足移動設備、桌面

178、控制、工業控制、人工智能和汽車等場景的應用需求。Dubhe-80 采用 9+級流水線、三發射、亂序執行的設計，SPECint2006 8.0/GHz，性能超過 ARM Cortex-A75。Dubhe-80支持至今最完整的 RISC-V 指令集，包括 RV64GC、位操作擴展 B（Bitmanip 1.0）、向量擴展 V（Vector 1.0）及虛擬化擴展 H（Hypervisor 1.0）等。經過預集成及驗證，基于 Dubhe-80，賽昉科技可為客戶提供內存一致性的 Cluster 內單核、雙核或四核的配置選擇，極大簡化 SoC 開發工作。在配套軟件方面，賽昉科技92能為客戶提供裸機 SDK

179、、Linux SDK、基于 Eclipse 的 IDE等。11.賽賽昉科技發布一致性互聯總線科技發布一致性互聯總線 IP 昉星鏈星鏈-500（StarLink-500）以及全球首款）以及全球首款 RISC-V 大小核子系統大小核子系統 IP平臺平臺2023 年 8 月 17 日，賽昉科技發布自主研發的高性能一致性互聯總線 IP 昉星鏈-500（StarLink-500）。StarLink-500 是賽昉科技首款自研的支持緩存一致性的Interconnect Fabric IP，支撐構建多核 CPU 和 SoC，具備高性能、低功耗、高可靠性的優勢，并能實現高效的數據交換。同時，賽昉科技基于昉天樞

180、-90（Dubhe-90）、昉天樞-80（Dubhe-80）CPU IP 以及昉星鏈-500（StarLink-500）推出了首個國產高性能 RISC-V 多核子系統 IP 平臺，這也是全球首款 RISC-V 大小核處理器子系統解決方案。大小核方案在 ARM 處理器中已經得到廣泛的使用，旨在將不同的任務分配到恰當的處理器核，以實現在高性能場景處理器性能與功耗的平衡。為了解決以往業界多核RISC-V 處理器中各個 CPU 在通信中的性能浪費問題，賽昉科技自研了具有一致性的互聯總線 IP，搭配賽昉科技自研Dubhe系列 CPU IP，從而實現全球首款 RISC-V 大小核處理93器子系統。在 So

181、C 設計中，高性能內核與高能效內核的搭配使用，能使芯片在工作中達到最佳的能耗比?；?Dubhe-90、Dubhe-80 與 StarLink-500 的 RISC-V 多核子系統 IP 平臺解決方案，支持 8 個核心的一致性協同工作，可被廣泛應用于PC、筆記本電腦、移動設備、瘦客戶機、NAS、工控機及各類行業終端的主控芯片設計。12.賽賽昉科技發布首款國產科技發布首款國產 Mesh 架構一致性互聯總線架構一致性互聯總線 IP 昉星鏈星鏈-700（StarLink-700）以及高性能）以及高性能 RISC-V 眾核子系統眾核子系統 IP 平臺平臺2023 年 11 月 23 日，賽昉科技發布自

182、主研發的片上一致性互聯 IP 昉星鏈-700（StarLink-700），并推出基于 StarLink-700 和昉天樞-90（Dubhe-90）CPU IP 的高性能 RISC-V 眾核子系統 IP 平臺。StarLink-700 是賽昉科技自研的支持緩存一致性的Interconnect Fabric IP，是國內首款 Mesh 架構互聯總線 IP。StarLink-700 支持最大 144 個節點，單節點可連接設備數 2-5 個，可連接的 CPU 數量高達 256 個；支持 IO 設備 Cache一致性、請求并發以及 QoS，支持 Snoop Filter，支持 CHI協議，可實現高效的數

183、據交換；該互聯 IP 還具有高可擴展性、低時延、低功耗、高可靠性的特點。94Dubhe-90 是賽昉科技 Dubhe Max Performance 系列旗艦產品，主打極致性能，采用 11+級流水線、五發射、超標量、深度亂序執行等設計，性能比肩 ARM Cortex-A76，SPECint2006 9.4/GHz，是 RISC-V 領域已交付高性能商業級CPU IP 中的佼佼者。Dubhe-90 的客戶主要來自于 PC、網絡通信、機器學習、數據中心等高端應用領域?；?Dubhe-90和 StarLink-700，賽昉科技構建高性能、高帶寬、低延遲的 RISC-V 眾核子系統 IP 平臺，該平

184、臺還包括：RISC-V Debug Module 調試接口，RISC-V 中斷控制器（PLIC、CLINT），功耗管理、安全性、虛擬化、IO 一致性（IO Coherency）和內存子系統。該 RISC-V 眾核子系統IP 平臺可廣泛應用于服務器、DPU、計算存儲、網絡通信、AI 等領域。13.賽賽昉科技、微五科技與名氣家合作推出的科技、微五科技與名氣家合作推出的 RISC-V 物聯網安全芯片“港華芯”銷量破百萬物聯網安全芯片“港華芯”銷量破百萬2023 年 7 月，賽昉科技、蘇州微五科技有限公司（簡稱“微五科技”）與名氣家信息服務有限公司（簡稱“名氣家”）合作推出的 RISC-V 物聯網安全

185、芯片“港華芯”銷量正式突破一百萬片，RISC-V 開源架構實現了在能源行業數字新基建中的重要突破?！案廴A芯”是一款由賽昉科技、微五科技與名氣家三95方聯手研制的 RISC-V 物聯網安全芯片，其采用賽昉科技與微五科技領先的 RISC-V 芯片硬件基礎，以及名氣家安全協議與平臺規范?！案廴A芯”達到國密二級安全標準，支持多種國密和國際加密算法，可防御物理破解及側信道攻擊，并且擁有超低功耗等優勢。目前“港華芯”的主要應用落地場景是智能燃氣表，通過內置“港華芯”安全芯片，可實現與港華物聯網平臺的雙向認證、密鑰及數據的安全存儲以及關鍵數據的加密傳輸等，以保證數據安全通信。14.賽賽昉科技發布科技發布 J

186、H-7110 SoC 工規級產品 工規級產品 JH-7110I2023 年 11 月，賽昉科技表示 JH-7110 SoC 的工規級產品 JH-7110I 已應用于工業網關等產品，作為其開發套件計劃的產品。JH-7110I 適用于更嚴苛的工業環境，-40至 85工規可靠性支持，可以滿足工業要求，具有更高的穩定性和可靠性，未來將更廣泛的應用于各類工業解決方案。賽昉科技昉驚鴻-7110（JH-7110）于 2022 年推出，集成高性能四核 RISC-V CPU 和 3D GPU，工作頻率最高可達 1.5GHz，擁有豐富的外圍接口，滿足嚴格的工規和商規測試，可被廣泛應用于工業控制、邊緣計算、消費電子

187、、開源硬件等領域。9615.群芯閃耀與算能科技合作推出基于群芯閃耀與算能科技合作推出基于 SG2380 的的 Mini-ITX設備 設備 Milk-V Oasis2023 年 10 月 24 日，深圳市群芯閃耀科技有限公司(簡稱“群芯閃耀”）與算能科技合作推出基于 SG2380 的 Mini-ITX 設備 Milk-V Oasis，官方計劃 2024 年第 3 季度交付。Milk-V Oasis 是一款迷你 ITX 主板，搭載 SophgoSG2380 RISC-V 處理器。該處理器集成了 16 核的 SiFiveP670 CPU 以及 SiFive X280 神經處理單元，AI 性能最高 2

188、0TOPS（每秒萬億次運算）。SG2380 是擁有集成人工智能功能的 RISC-V 芯片，得益于 SiFive 8 核 X280 與 Sophgo 的 TPU DSA 設計相結合，SG2380 提供了驚人的 20 TOPSINT8 計算能力。這使其適用于 AI 時代下的 PC、平板電腦、NAS 設備、服務器等。在 SiFive 16 核 P670 的支持下，SG2380 成為自動駕駛、云和邊緣計算、可穿戴技術等領域無限潛力的途徑。憑借高內存容量（高達 64GB）和超 20 TOPSINT8 的計算強度，SG2380 可運行 LLaMA-65B 等大型語言模型，無需使用多個 Nvidia 或 A

189、MD 加速卡。9716.群芯閃耀發布基于賽群芯閃耀發布基于賽昉科技科技 JH-7110 SoC 的計算模塊 的計算模塊 MARS CM2023 年 9 月 12 日，深圳市群芯閃耀科技有限公司(Milk-V）發布 MILK-V MARS CM。Milk-V Mars CM 是基于賽昉科技 JH-7110 SoC 的計算模塊。Mars CM 集成了中央處理器(CPU)、電源管理單元(PMU)、DRAM 內存、閃存和無線連接(WF15 和 BT 5.2)，外形小巧，僅為 55 毫米*40 毫米。Milk-V Mars CM 為許多不同的應用提供了高性價比的解決方案。產品規格為 2GB/4GB/8G

190、B LPDDR4，可選配 eMMC，板載 AP6256 WI-FI/BT。產品亮點為存儲設備靈活配置（eMMC/SD 可選）；4 核高性能；降低產品開發成本：核心板設計助力客戶產品開發降本，設計底板即可完成產品開發；靈活擴展接口：提供雙路 PCIe 1-lane Host Gen 2(5Gbps)信號，靈活擴展客戶所需接口；支持 WI-FI5/BT 5.2：板載AP6256，提供高質量無線連接；板載千兆以太網 PHY：只需在底板引出即可連接高速以太網；兼容樹莓派底板；多種系統支持：OpenSUSE,Debian,Ubuntu,Fedora。17.群芯閃耀推出群芯閃耀推出 Meles RISCV

191、-單板計算機單板計算機2023 年 9 月，深圳市群芯閃耀科技有限公司（簡稱“群芯閃耀”）推出了一款全新的 RISC-V 單板計算機，名98為 Meles。Meles 單板計算機的外形和端口布局與樹莓派 Model B類似，具有豐富的連接選項，包括一個 HDMI 2.0 端口、一個千兆以太網端口、4 個 USB 3.0 主機端口、一個 USB 2.0Type-C 端口、一個 3.5mm 耳機端口、一個 40 針的 GPIO 端口以及支持觸摸屏的 MIPI-DSI 4 通道顯示接口，還有多個攝像頭輸入端口，包括 4 通道 MIPI-CSI 攝像頭輸入和雙通道 MIPI-CSI 輸入端口。這種豐富

192、的端口配置使 Meles 非常適合各種應用場景。這款單板計算機的推出，將進一步豐富了單板計算機市場的選擇，為開發者和愛好者提供了更多的可能性。18.群芯閃耀發布首款微型單板計算機 群芯閃耀發布首款微型單板計算機 Milk-V Pioneer2023 年 4 月 13 日，深圳市群芯閃耀科技有限公司（簡稱“群芯閃耀”）發布首款微型單板計算機 Milk-V Pioneer。Milk-V Pioneer 是一款服務器級別的超高性能 mATX 開發主板，基于算能的 SG2042 芯片，采用了阿里達摩院的 64 核RISC-V IP 設計，主頻高達 2GHz。Milk-V Pioneer 提供了多個 I

193、/O 插槽，最大支持到 128GB 的 DDR4 內存。群芯閃耀也基于該主板推出了開箱即用的 RISC-V PC，Pioneer Box，除 128GB的 DDR4 內存外，還配備了 1TB 的 PCIe 3.0 SSD、英特爾 X540-T2 網卡和 AMD R5 230 顯卡等模塊。根據99Milk-V 的說法，該開發板適用于 Fedora、Debian、Ubuntu、Arch 和 Deepin 等操作系統。19.嘉楠科技推出全球首款支持嘉楠科技推出全球首款支持 RISC-V Vector1.0 標準的商用量產芯片標準的商用量產芯片 K2302023 年 3 月 2 日，嘉楠科技在玄鐵 R

194、ISC-V 生態大會上推出支持 RISC-V Vector1.0 標準的商用量產芯片 K230。K230 芯片是全球首款支持 RISC-V Vector1.0 標準的商用SoC，內置雙核玄鐵 C908 CPU，主頻高達 1.6GHz。作為嘉楠科技 Kendryte系列芯片中的最新一代 SoC 產品，K230 內置多個高清視頻圖像輸入處理和智能硬件處理單元，兼顧高性能、低功耗和高安全性特點，可廣泛應用于各類智能產品，如邊緣側大模型多模態接入終端、3D 結構光深度感知模組、交互型機器人、開源硬件、智能制造、智能家居和智能教育硬件等眾多領域。20.安 路 科 技 推 出 全 新 高 性 能安 路 科

195、 技 推 出 全 新 高 性 能 FPSoC 器 件器 件SALDRAGON系列系列2023 年 11 月 11 日，安路科技宣布推出全新高性能FPSoC器件，新產品名為 SALDRAGON系列（簡稱DR1）。新品系列包含兩款產品，其中 DR1V90集成了 64位RISC-V、FPGA 可編程邏輯和 AI 引擎，形成了高性能100RISC-V 64bit 處理器產品系列，并且具備安路 FPGA 的靈活性、低功耗、軟硬件可編程、可擴展 SoC 平臺的優勢。DR1V90 內置 RISC-V 內核為芯來科技 UX900 系列 RISC-V處理器內核。RISC-V 處理器配合片上 RAM，支持多類內存

196、接口和豐富的外設端口，能為應用端提供更加豐富的適配場景。安路科技 DR1 系列配套其自主開發嵌入式軟件 SDK、集成開發環境工具 FD(Future Dynasty)，定位復雜實時嵌入式系統應用，滿足工業等應用領域對計算能力、可擴展性、實時性、穩定性等高要求。DR1V90 目前已支持FPSoC多平臺的軟件項目創建，用戶可根據提供的模板，無需配置項目參數，快速創建相應的工程，實現 RISC-V+FPGA+AI 異構工程的運行與調試。安路科技 DR1 飛龍系列 FPGA 資源+SoC 性能配置平衡，包括 95K LUTs、240個 DSP、專屬 MIPI IO、201 個用戶 IO 等資源，配合C

197、PU+AI NPU 加持，提供高運算能力；滿足圖像，視頻等在交通和自動駕駛等領域要求；外部支持最高 4GB DDR3/4空間，便于支持更高幀率和分辨率圖像緩存。在視頻處理系統深度學習等應用中，集成嵌入式神經網絡處理器和 JPU 圖像編解碼單元，為客戶在圖像視頻處理領域提供了靈活的可拓展性。器件中專屬的 MIPI 等的高速視頻接口、DDR3DDR4 存儲，千兆以太網和其豐富的邏101輯資源，可以實現多種視頻，工業，通信協議，可應用于傳統工業相機，工業控制，電子后視鏡、電力監控檢測、商業顯示屏、新能源逆變器等諸多領域。六.RISC-V 面臨的機遇與挑戰（一）（一）RISC-V 發展存在的機遇機遇一

198、：發展存在的機遇機遇一：全免費，對企業吸引力大，能吸引更多企業參與到 RISC-V 生態建設之中。RISC-V 的特性之一是開源，從指令架構到生態建設全過程都是開放且免費的，因此無論是個人或是企業在使用過程中都無需擔心專利費用或版權問題。這能夠吸引更多企業參與到 RISC-V 生態建設之中，可以為企業節約資金成本，鼓勵企業對 RISC-V 在多細分領域的應用展開研究，將資源投入到更關鍵的環節中去。機遇二：機遇二：發展初期階段，全鏈條還有空白點，適合我國去卡位布局。目前，RISC-V 整體仍處在發展初期階段，我國與美國幾乎同時開始布局 RISC-V，國際領先企業或機構對我國的領先優勢較小。我國

199、RISC-V 生態近幾年憑借國內豐富的應用場景已經得到一定發展，相關企業具備一定技術及產業基礎。當下 RISC-V 全鏈條仍存在空白點，處于全球共同補足完善的階段，適合我國搶先進行卡位布局，進而引領技術演進方向，提升國際話語權。機遇三：機遇三：萬物互聯時代為 RISC-V 帶來海量應用市場。2023 年全球 RISC-V 在嵌入式系統和物聯網（IoT）領域的102應用占比顯著增加。得益于其低功耗和高效能的特性，RISC-V 已成為智能家居、工業自動化等應用的理想選擇。市場上出現了一系列基于 RISC-V 的微控制器和傳感器產品，這些產品因其出色的性能而廣泛應用于各類智能設備中。在邊緣計算領域，

200、尤其是網絡設備和基礎設施方面，RISC-V 架構的高度可定制性和處理效率，在實時數據處理和高速網絡服務提供方面展現出顯著優勢。在高性能計算和數據中心領域，基于 RISC-V 架構的高性能處理器在處理數據密集型任務時表現卓越的性能和能效比。（二）（二）RISC-V 發展存在的挑戰挑戰一：發展存在的挑戰挑戰一：碎片化易產生分叉，國家間的分叉，企業間的分叉，統一生態的難度加大。RISC-V 廠商在研發產品時存在較高靈活性，各個廠商的產品之間由于開發標準不一，會出現差異性，進而出現生態破碎問題。如果不加以管理，則很難在全球范圍實現統一標準規范，這種情況會倒逼部分國家和企業自行統一標準規范，出現分叉，會

201、進一步增加統一生態的難度。例如 2023 年 10月左右，多位美國議員以國家安全為由呼吁拜登政府對 RISC-V 采取管制行動。意圖管制 RISC-V表明美對華半導體限制蔓延至開源領域，逐漸向軟件生態層面拓展。此前，美政府對我半導體限制主要對成品芯片產品實施出口管制、通過實體清單等方式制裁我國半導體103企業。而此次美國會議員的提議表明美對華限制從產品擴大到底層架構、商業模式，甚至不惜打破開源產業生態和市場環境，凸顯出美對我芯片打壓的升級態勢，標志著中美芯片斗爭進入新的階段，也標志著全球開源芯片產業模式面臨新的挑戰。挑戰二：挑戰二：缺乏主導力量，導致 RISC-V 向前演進速度較慢。不同于 A

202、RM 和 X86體系有主導企業有力推動整體技術演進方向，引領發展路線快速升級迭代進程，奠定每一代技術基礎，RISC-V 體系由多方共同參與開發，因此缺少主導企業的牽引力量，各個參與者研發重心不同，導致整體發展速度減慢，無法形成清晰的技術演進路線。同軟件開源不同，RISC-V 所采取的硬件開源模式尚無成功商業化案例，是一種“摸著石頭過河”的嘗試，且基金會目前的發展仍較為薄弱，未來仍需長期發展。此前X86、ARM 等架構均經歷多年海外發展完善后進入中國市場，國內企業對其理解接近“黑盒”，更不了解如何推動指令集架構形成產業生態。因此，我國參與 RISC-V 發展，能使我國企業獲得全流程參與架構到指令

203、集構建全過程的機會，有利于我國掌握處理器從理論到實際的全流程技術、積累建立架構和指令集產業生態的關鍵經驗。挑戰三：挑戰三：在規?；逃弥械母偁幠芰Υ嬖诨A不足的問題。一方面，RISC-V 生態系統相較于傳統架構仍較小，104缺乏成熟的軟件支持和生態系統，變相增加了商用化的難度以及成本。另一方面，RISC-V 由于其開源的特性，缺乏完備的專利授權和知識產權包含體系，在商業化發展中可能存在遭遇專利攻擊的隱患，目前我國相應的專利儲備不足，未來有面臨知識產權風險的可能性。特別是知識產權方面，由于現有 RISC-V 知識產權體系多圍繞基金會建立，在當前美政府持續針對我國半導體產業的情形下，我國獲取美國企

204、業和機構的 RISC-V 知識產權面臨一定的風險。極端情況下，美國的管制可能導致部分企業中斷同中國的合作，或被迫不再兼容中國提出的技術或標準，最終導致 RISC-V 開源技術體系分裂為多個相互獨立、封閉的技術體系，RISC-V 基金會設想的全球開源模式走向失敗。對我國而言，失去全球開源生態優勢的 RISC-V可能再度成為我國眾多處理器指令集架構中的一個，進一步加劇國內處理器生態的分散。七.RISC-V 發展趨勢及建議（一）技術發展趨勢（一）技術發展趨勢全球 RISC-V 產業技術正處于起步后的快速發展階段。2023年，由于 RISC-V 架構的靈活性，更多企業開始開發針對特定應用場景或工作負載

205、的定制化 CPU 核心，例如Tenstorrent 自研的通用 RISC-V 內核、Semidynamics 發布完105全可定制的 RISC-V 內核；同時 2023 年 RISC-V 開始向高性能邁進，涉及更高的時鐘頻率、更大的緩存容量、更復雜的執行單元等方面的改進；隨著對低功耗設備的需求增加，RISC-V CPU IP 會不斷優化，以降低功耗并提高能效。RISC-V 芯片產品不斷取得新突破，近年來全球首款 RISC-V 大小核處理器面市、全球首款 RISC-V 筆記本正式交付、全球首款開源萬兆 RISC-V 網絡交換機亮相、RISC-V 融合服務器全球首發、阿里達摩院推出首個 RISC-

206、V AI 平臺。RISC-V 架構終端產品和解決方案在物聯網、邊緣計算和人工智能領域受到歡迎。RISC-V 架構芯片的低功耗和高效率特性使其在智能家居、視頻監控和智能交通等領域得到廣泛應用。隨著 AI 技術的進步，越來越多的 AI 芯片公司選擇 RISC-V 作為其技術的基石。2023 年全球 RISC-V 在嵌入式系統和物聯網（IoT）領域的應用占比顯著增加。得益于其低功耗和高效能的特性，RISC-V 已成為智能家居、工業自動化等應用的理想選擇。市場上出現了一系列基于RISC-V 的微控制器和傳感器產品，這些產品因其出色的性能而廣泛應用于各類智能設備中。在邊緣計算領域，尤其是網絡設備和基礎設

207、施方面，RISC-V 架構的高度可定制性和處理效率，在實時數據處理和高速網絡服務提供方面展現出顯著優勢。在高性能計算和數據中心領域，基于 RISC-V 架構的高性能處理器在處理數據密集型任務時表現卓越的106性能和能效比。2023年全球 RISC-V 架構依托其優勢正成為眾多企業的“第二選擇”。我國從產業層面，一方面希望 RISC-V 的開源特性能降低美政府對其控制能力，降低我國處理器芯片受美政府制裁影響；另一方面，也期望作為“鯰魚”促進國內處理器架構領域的發展，緩解國內處理器領域“七國八制”等問題。2023 年部分國內企業擔憂 X86 和 ARM 架構授權受美國政府影響等因素，促使 RISC

208、-V 進入了生態的爆發期，逐步應用于更高端的應用領域，并具備了超越其他處理架構的潛力。RISC-V 在芯片國產化方面具有重要的突破口，越來越多的中國廠商開始選擇 RISC-V，擁有了從設計到系統的全流程自主研發與發展能力，可以說 RISC-V正作為86、ARM 之外的芯片架構第三極成為眾多企業的“第二選擇”。（二）生態環境發展趨勢（二）生態環境發展趨勢（1）RISC-V 產業標準逐步完善產業標準逐步完善隨著 RISC-V 生態逐步完善，市場上關于 RISC-V 有關的產品和研究成果越來越多，不同硬件之間協同工作、軟硬件之間兼容互通、建立統一開放的生態體系、芯片安全等方面都對 RISC-V 相關

209、標準提出更多要求。未來在指令集方面，國內有關組織將會持續圍繞行業應用技術標準需求，107制定和發布面向行業應用的 RISC-V 指令集規范標準；在基礎軟件方面，做好編譯器/工具鏈、操作系統、語言庫、編程工具與環境等基礎軟件的標準版本規劃，完善軟件層面開源規劃與建設；在標準定義方面，圍繞通信、家電等領域，通過龍頭企業進行應用牽引，細化 RISC-V 行業應用規范。（2）國內外）國內外 RISC-V 產業政策不斷豐富產業政策不斷豐富國際上，各國均持續加大對 RISC-V 產業的支持力度，此前俄羅斯數字發展部宣布將大力扶持 RISC-V 處理器的發展；印度也啟動了“數字印度 RISC-V 處理器”(

210、DIR-V)發展規劃”；歐盟也發布了關于建立歐洲開源硬件、軟件和RISC-V 技術主權的建議和路線圖報告，支持 RISC-V 與開源硬件。國內不同地區也成立了眾多產業聯盟和組織，針對不同領域和產業層面提供政策支持。整體上，2023 年RISC-V 產業政策層面正處于積累期，大部分 2022 年成立的行業標準組織（包括俄、印和國內等）正處在整合各地區（各領域）資源，對產業情況進行整理搜集的階段，隨著不同組織機構工作的持續推進，未來將有越來越多的 RISC-V 產業政策出臺。108（3）RISC-V 產業投融資渠道和需求快速增長產業投融資渠道和需求快速增長2023年國際上 RISC-V 產業投融資

211、主要仍圍繞龍頭企業開展，美國 SiFive 等公司受持續關注，高通，英特爾和三星等企業也積極開展 RISC-V 領域投資；其他地區主要則依托政府資金開展產業投資。國內方面，2023 年國內有數十家 RISC-V 企業獲得融資，參與投資的機構也不乏深創投、百度風投等具有較大行業影響力的企業。整體上，全球RISC-V 產業投融資需求和渠道均在持續拓展，但仍處于早期階段；我國由于面臨較實際的緊迫需求，投融資領域亟需進一步加大投入。（三）未來展望發展必要性上，（三）未來展望發展必要性上，RISC-V 架構為我國企業提供難得機遇，契合新興領域需求。架構為我國企業提供難得機遇，契合新興領域需求。RISC-

212、V 作為相對獨立且開源開放的指令架構，為我國全流程參與到指令集架構底層核心技術、產業標準、工具鏈、軟件生態等多個環節中創造難得機遇，為我掌控技術體系主導權提供可能性。這對于我國眾多中小型芯片設計企業有巨大的吸引力，不僅能節約獲取架構授權的時間、資金成本，更使得企業能以更低成本開發前景尚不明確的新興細分領域應用，將有限的資源投入到更關鍵的人才、技術環節。未來將持續吸引越來越多的企業和單位參與生態的建設。109發展前景上，目前發展前景上，目前 RISC-V 架構仍處于發展初期，有利于我國在架構仍處于發展初期，有利于我國在 RISC-V 產業中發揮更重要的作用。產業中發揮更重要的作用。我國與美國布局

213、 RISC-V 幾乎起步于同一時期，國際領先企業或機構對我領先優勢有限。同時近年來我國依托國內應用場景豐富優勢，RISC-V 企業相關產品已有一定的技術和產業基礎。而當前 RISC-V 體系在產業鏈各環節正快速發展，仍處于全球共同補足完善的階段，我國完全有能力也有機會參與關鍵技術突破或標準制定，很有可能在 RISC-V 領域復現我國產業在通信、新能源汽車等行業的成功經驗，起到越來越重要的作用，引領技術演進方向和并提升國際話語權。發展關鍵點上，持續強化國內發展關鍵點上，持續強化國內 RISC-V 相關的技術創新、標準建設、產業協同、政策指導、人才培養。相關的技術創新、標準建設、產業協同、政策指導

214、、人才培養。人才方面，目前我國正推動在高校教學中普及開源 RISC-V 指令集，鼓勵示范性微電子學院等采用 RISC-V 開源指令集作為教學工具，設置 RISC-V 相關課程。未來將在更多高校和研究機構推廣培養模式，擴大 RISC-V 學生培養基數。推進 RISC-V 產教融合發展，多方位推進 RISC-V 人才培訓、設計大賽、創新創業等，培養充足的后備人才。目前我國 RISC-V 亟需引導企業、高校、科研機構差異化布局 RISC-V 不同環節發展，加強編譯器、IP 核、EDA 等底層工具，避免集中在芯片產品設計環節，避免可能的惡性競爭導致的資源浪費，促進國內不同環節、不同領域的企業實現 RI

215、SC-V 產業有效110協同發展，共同引領我國 RISC-V 產業提升國際話語權。（四）發展建議（四）發展建議處理好戰略與市場、自主與開放的關系。加強頂層設計，對不同指令架構進行差異化定位。探索打通不同技術路線之間的發展壁壘，提高兼容性，降低遷移成本。（1）加強開源指令架構芯片發展頂層設計。）加強開源指令架構芯片發展頂層設計。加強對開源指令架構芯片的研發和創新，推動技術不斷突破進步。持續投入研發資源，提高芯片性能，滿足不同場景應用需求。建立完善的開源指令架構芯片生態系統，推動標準規范制定，并統一技術標準。（2）充分利用）充分利用 ARM 已有生態兼容發展已有生態兼容發展當前 RISC-V 各廠

216、商在設計硬件時的靈活性和自由度較高，由于需求多元、設備多樣或持續共享意愿低而天然伴隨著開發標準不一、生態破碎等問題，難以形成統一生態。因此，在未來 3-5 年內，應盡可能引導 RISC-V 相關企業兼容 ARM，借用 ARM 在物聯網、智能手機、服務器等領域的成熟軟件生態，一方面防止 RISC-V 持續碎片化發展導致難以形成統一生態，另一方面利用 ARM 的成熟生態保障RISC-V 相關企業的生存和發展能力。111（3）同步推動指令集、）同步推動指令集、IP 核、微架構和工具軟件發展。核、微架構和工具軟件發展。當前 RISC-V 在各方共同參與的開放發展模式下，面向AIoT 還是高性能發展的技

217、術方向缺乏主導企業強力引導和推動，相應企業、研究機構等對于指令集的開發迭代尚可以通過開源協議和基金會推動，但在 IP 核、微架構和工具軟件等卻缺乏有力的推動力量，或將成為我國 RISC-V 產業發展的瓶頸，亟需通過行業組織、平臺機構和政府牽引，同步推進指令集、IP 核、微架構和工具軟件發展。（4）深化開源指令架構芯片在長三角地區的布局。）深化開源指令架構芯片在長三角地區的布局。長三角地區擁有發達的經濟實力和科技創新資源，是我國信息技術產業的重要基地之一。在該地區設立開源指令架構芯片研發中心，建立開源指令架構芯片的開放共享平臺，吸引更多企業參與到研發和應用當中。同時，制定有利于開源指令架構芯片發

218、展的政策措施，營造良好的政策環境，有利于進一步推動開源指令架構芯片的廣泛應用和推廣。（5）強化）強化 RISC-V 推廣應用和推廣應用和人才培養。人才培養。推動在高校教學中普及開源 RISC-V 指令集，鼓勵示范性微電子學院等采用 RISC-V 開源指令集作為教學工具，設置 RISC-V 相關課程。在更多高校和研究機構推廣培養模式，112擴大 RISC-V 學生培養基數。推進 RISC-V 產教融合發展，多方位推進 RISC-V 人才培訓、設計大賽、創新創業等，培養充足的后備人才。（6）堅持在國際化合作發展中提升我國影響力。）堅持在國際化合作發展中提升我國影響力。鼓勵國內企業積極深度參與 RISC-V 開源社區建設，促進我國開源生態發展，增加我國在全球開源生態中的貢獻度，提升我國國際話語權。通過 RISC-V 基金會、聯盟組織等國際機構，發出中國聲音，貢獻中國智慧，在 RISC-V 基金會中為我國爭取有利決議，引領技術發展路線。