當前運用 TSV 技術的場景主要在 2.5D 硅中階層和 3D 垂直疊構，其中 3D TSV 的特點在于通過垂直疊構的方式縮短了芯片間通信距離，相較于傳統水平排布的方式，外圍用于塑封的 EMC 及內部填料料也需要相應的升級，一方面垂直疊構導致塑封的高度顯著高于傳統單芯片的塑封高度，較高的高度要求外圍塑封料要有充分的分散性，則 EMC 就要從傳統注塑餅狀變為撒粉顆粒狀的顆粒狀環氧塑封料（GMC，Granular Molding Compound）和液態塑封料（LMC，Liquid Molding Compound），對于 EMC 廠商，這樣的升級需要在配方中同時兼顧分散性和絕緣性，配方難度較大；另一方面采用 TSV 方式連接的芯片需要一起塑封，則單個塑封體中的運算量急劇上升，從而帶來較大的發熱問題，需要大量使用 low α球鋁和球硅來保證快速散熱和控制熱膨脹問題。以 HBM 為例，1 顆 HBM 中將搭載 4-8 顆甚至更多芯片，封裝高度高且存儲帶寬大，需要用添加 low α球硅/球鋁的 GMC/LMC 來做塑封外殼。