制程提升，單個晶體管功耗不再下降。理論上看，隨著晶圓廠制程的不斷迭代，晶體管的尺寸不斷縮小，單個晶體管工作的功耗將隨之減小。這是因為更小的晶體管尺寸意味著更低的閾值電壓和更少的漏電 ，從而減少了靜態功耗。同時，由于導電傳輸損耗的降低，動態功耗也得到了有效控制。然而，隨著制程迭代到 5nm 及以下，傳統 FinFET構型的晶體管尺寸的進一 縮小將限制驅動電 和靜電控制能力。隨著柵極長度縮短，短 道效應會更加明顯，更多的電 會通過器件底部非接觸部分 漏，因 尺寸較小的器件將無 滿足功耗和性能要 。以英偉達的大算力芯片和蘋果的手機芯片為例，隨著制程的提升，兩者的晶體管密度均呈現快速上 趨勢。英偉達最新的 B200（由兩顆 B100 拼接而成）芯片采用臺積電 N4P 制程，其晶體管密度超過 1.2 億個/mm2；蘋果今年的 A17 Pro 芯片采用臺積電 N3 制程，其晶體管密度約為 1.5 億個/mm2。但是，從單個晶體管功耗角度看，盡管應用場景差異導致單位晶體管功耗處于不同量級，然而兩者的下降速度均趨于平緩，其中英偉達芯片億晶體管對應設計熱功耗（TDP）略大于 500mW，蘋果芯片 億晶體管對應 TDP約為 50mW。