在 3D NAND 中，底層采用氧化物-氮化物重復堆疊形成 ON Stack，薄膜壁壘較高，要求厚度和組分均勻，溝道-介質界面缺陷密度低。在 20nm 工藝節點之后，傳統的平面浮柵 NAND 因受到鄰近浮柵-浮柵的耦合電容干擾而達到微縮的極限，為了實現更高的存儲容量，NAND 工藝開始向三維堆疊方向發展。在 3D NAND FEOL 工藝中，在完成CMOS 的源漏極之后，開始重復沉淀多層氧化硅/氮化硅形成 ON 疊層（ON Stack），接下來進行光刻和溝道超深孔刻蝕（深寬比至少大于 30:1），沉淀高質量的多晶硅薄膜和溝道深孔填充并形成柵襯墊陣列（Gate Pad），然后進行一系列的光刻、刻蝕、離子注入、沉積柵介質層、沉積柵極等工藝，最后進行 BEOL 工藝。