超摩爾多芯片系統集成設計平臺.比昂芯科技.pdf

《超摩爾多芯片系統集成設計平臺.比昂芯科技.pdf》由會員分享，可在線閱讀，更多相關《超摩爾多芯片系統集成設計平臺.比昂芯科技.pdf（39頁珍藏版）》請在三個皮匠報告上搜索。

1、超摩爾Chiplet系統集成設計驗證平臺比昂芯科技有限公司123目錄基于AI多物理場提取比昂芯公司介紹示例DEMO2基于并行計算的完整性驗證43D物理優化及設計5PART 01比昂芯公司介紹3比昂芯科技有限公司簡介比昂芯科技專注集成電路設計自動化（EDA）軟件開發。自主創新產品包括基于分布式計算的大容量、高精度、數?；旌想娐贩抡孳浖?，Chiplet設計和驗證全流程軟件，以及人工智能驅動PDK和IP設計服務。產品支持先進工藝與先進封裝，廣泛應用于5G通訊、汽車電子和人工智能等領域。公司研發和運營中心位于深圳、上海、南京、杭州、北京和寧波。核心團隊薈萃全球EDA標桿產品原創架構師，連續成功創業集成

2、電路和EDA上市公司。比昂芯秉承“超越摩爾，仿真萬物”的使命，致力于集成電路創新發展。公司簡介|關于比昂芯45公司簡介|國際化標桿團隊國內外EDA團隊標桿20+年核心團隊協同研究及創業華大九天、Cadence,Synopsys、Apache、Rio Design Automation、美光、芯原等公司高管、首席科學家及架構師50+人累計畢業EDA領域博士和博士后15+人累計培養中美大學教授、公司高管國內外EDA研究標桿國家科技進步一等獎上海市科技進步一等獎EDA國際頂級期刊最佳論文獎2項會議最佳論文獲獎及提名30+次6公司簡介|先進封裝領域基礎p問題：傳統2D集成AI芯片的帶寬低，無3D芯片實

3、現的工作p方法：2010年提出基于3D集成多核芯片設計方法，并在2015年3D芯片上實現了96Gbps帶寬的高性能16核處理器p影響力：3D集成多核芯片設計方法文章TODAES10單引195（美國IBM、Intel等），并獲2010年ACM-TODAES期刊最佳論文（2012年最佳論文獲得者是美國Jason Cong院士）qAI芯片第二代架構：高性能三維多核計算芯片 ACM TODAES10、IEEE CICC15、TCASI172010最佳論文獎著作：3D集成電路與系統設計集成電路與系統設計軟件著作權 數十項發明專利 十余項國家高新技術企業大灣區高成長企業（2023）ISO9000質量管理體

4、現認證證書中國CHIPLET產業聯盟中國計算機互連技術聯盟中關村高性能芯片互聯技術聯盟數字化工業軟件聯盟理事單位中國電子元件行業協會會員單位廣東省集成電路行業協會會員單位深圳市軟件行業協會理事單位公司簡介|知識產權，榮譽資質7比昂芯Chiplet設計驗證解決方案8大容量Chiplet設計驗證工具2.5D/3D物理設計+有源/無源器件建模+SI/PI+多物理仿真+系統級原理圖/版圖設計 異構Chiplet系統設計驗證工具射頻有源（含化合物）/無源器件建模+射頻電路/電磁仿真引擎+SI/PI+系統級原理圖/版圖設計 后摩爾仿真引擎全功能SPICE+射頻仿真+數?；旌?高性能并行后摩爾模擬射頻后摩爾

5、數字8比昂芯核心產品平臺|BTD-Chiplet大容量SI/PI/TI/Stress仿真驗證n行為級仿真n晶體管級仿真n多物理場可靠性驗證先進模型提取n快速參數提取n基于場求解器的高精度參數提取n模型降階與AI預測2.5D/3D物理設計nChiplet/3D規劃和布局n2.5D/3D自動布線n多層次協同優化國內自主開發的Chiplet設計與驗證全流程工具兼容SOC和PCB工業標準的數據底座（DB）支持UCIe標準及多種工藝平臺多層次協同Chiplet系統規劃高性能自動化物理設計基于多物理場的可靠性驗證一站式數字Chiplet設計平臺9Printed Circuit Board Package

6、Substrate Active Interposer Base Die Compute DieHBM DRAM DieHBM DRAM DiePHYPHY9BTD-Chiplet|核心功能系統設計與物理實現n原理圖和版圖編輯n系統規劃nFloorplanningn布局布線n2D/3D 圖形顯示物理驗證n參數提取nDRC/LVSn信號完整性分析n電源完整性分析n電熱和電磁分析n應力分析n工藝文件，設計規則n芯粒模型，接口模型nTSV/中介層/基板模型BTD-PDK建模10PART 02基于AI的多物理場提取1112n直接基于版圖物理結構（GDS等）提取n快速提取功能，支持超大規模（萬級）互聯線

7、提取nChiplet專用優化（Die間連線自動選擇）n局部高精度提取，提高驗證質量n多種文件格式輸出及可視化n超多端口S參數仿真加速n先進被動性（passivity）自動檢測及增強技術n模型降階與AI預測三維版圖結構基于AI快速S參數提取基于場求解器的高精度S參數提取多端口S參數外部電路外部電路快速S參數仿真基于AI的參數提取12三維電磁場工具協同仿真p 集成基于有限元的三維電磁仿真工具，形成射頻電路+電磁場協同仿真功能p 高效設計片上無源器件，如螺旋電感、巴倫、變壓器、MIM電容、MOM電容器、RFIC傳輸線、濾波器、放大器等p 建模處理高頻場景（50-100GHz）下的趨膚效應、寄生耦合、

8、多層有耗襯底損耗、襯底及互聯耦合效應等問題p 基于三維電磁工具提取AI模型BTD界面直接啟動三維電磁場仿真基于仿真數據提取AI模型13三維熱場工具協同仿真14nChiplet內置工具，一鍵即達n支持基于Chiplet設計直接提取結構數據n精確建模，有限元網格分析n穩態、瞬態、非線性瞬態仿真n單元級熱仿n加速仿真，秒級仿真速度n多種文件輸出及可視化三維光場工具協同仿真BTD 光電聯合仿真功能支持主流光學仿真器。通過步長對齊等技術，BTDSim與光學仿真器進行電信號和光電流交換，實現時域內的聯合仿真，為光電電路提供系統級分析能力n內嵌BTDSim電路仿真器n集成第三方硅光芯片鏈路仿真器n支持多模、

9、雙向和多通道的鏈路級驗證n支持Windows/Linux版本光電聯仿數據流程光電聯仿應用實例光電聯仿數據流程光電聯仿應用實例15PART 03基于并行計算的完整性驗證16系統級信號鏈路分析17封裝PCB/RDLTX封裝RXn基于SPICE的IBIS模型提取n支持IBIS+AMI模型加載n多種信號生成（PRBS/PAM4等）n支持多port S參數模型n支持SPICE傳輸線/RLC模型n快速行為級仿真n支持多眼圖探針n豐富模型庫及電路圖編輯功能n多種后分析功能1718高性能并行仿真加速技術q 基于超圖的自動電路劃分q 業界領先的BBD并行加速技術q CPU/GPU混合加速q 射頻電路仿真專用并行

10、加速q 并行性能超越Spect*-APS q S參數端口降階技術q 并行眼圖仿真技術q 多核系統（Chiplet等）自動劃分技術并行電路仿真加速眼圖仿真加速18Golden眼圖精度19IBIS模型提取n基于TX/RX網表自動化提取IBIS模型n精度達到Golden標準快速眼圖仿真功能n對標A*ChannelSim模式（bit-by-bit及statistical）n支持IBIS+AMI+PAM-X信號BTD SerDes眼圖Golden SerDes眼圖192*2 阻抗分布時域仿真波形眼圖n波形穩定性n噪聲n時鐘偏移n時鐘抖動n時鐘重建n串擾n時序偏移n振幅變化n等化器效果n誤碼率（BER)2

11、*2 IR Drop大尺度SI/PI并行驗證n總體電壓降分布n支持PowerTreen電壓飽和區域n電壓梯度分析n電源網絡情況n電壓飽和區域n電壓梯度分析n電壓降與布局關系n區域性問題分析20PART 043D的物理優化設計21系統規劃Die to Die互聯規劃多層次FloorplanningI/O及Bump規劃物理實現與分析Chiplet布局Chiplet布線電熱分析電磁分析抽取Partitioning應力分析信號和電源完整性分析物理設計核心流程22n支持多封裝系統的協同優化n支持從Chiplet到PCB的多層次優化n支持Partitioning與Floorplanning的協同優化n支持

12、多種封裝結構:2.5D,M3D,.n支持多物理模型的協同優化n支持早期的可布線性優化n支持對結構二維2D及三維3D可視化多層次協同布局優化 23n支持高性能RDL/PCB布線n支持Escape Routing與Area Routing的協同優化n提供滿足用戶需求的自動布線優化n支持多種類型版圖的自動布線n支持RDL布線和PCB布線的協同優化n可針對不同設計規則進行專門優化高性能自動化基板布線24n 三維IC架構級快速電熱分析（hotspot檢測）n 機械可靠性（應力、翹曲（warpage）n 基于電-熱-應力耦合的三維規劃布局優化n 基于電-熱模型的電源/地網絡TSV優化 多物理可靠性驗證及優

13、化25PART 05示例DEMO26芯片面積：18957um18957um 片間間距：500um 核數：64#of RDL layers：3#of VDD regions:12#of u-bump：516K#of nets：14K27Chiplet DEMO 本案例Chiplet設計參數如下：2728Chiplet DEMO-布局布線設計加速：n原始人工設計：超2個月nBTD-Chiplet:2小時n針對核心供電網絡：基于邊界框的電源板自動生成算法；n針對多種電源網絡混合的復雜場景：基于深度優先搜索的電源線自動布線算法；n針對大規模die間及全局信號線：基于A*的高效避障布線算法n針對具有特殊

14、設計約束的die間信號線：基于特殊模式的快速布線算法2829Chiplet DEMO-布局布線n支持power/ground net的供電平板的生成。n支持90/135的走線設計n支持stack via的定制化，可選擇打孔方式為avoid stack vian支持差分對布線n支持stitching的區域指定29Power plan90/135Differential pair&Stitching AreaAvoid stack via30n自主創新的3D模型生成算法和高效的渲染技術n對于超大規模chiplet設計，在保證真實反映各個部件細節的前提下，可以在有限的資源下高效顯示n系統顯示和細節顯

15、示無障礙切換n組件分離設置。n任意自由度交互n渲染可定制化設置n大規模陣列模型自動優化Chiplet DEMO-3D顯示30Chiplet DEMO-SI提取結果Net 數量數量BTD-2.5DBTD-AI 商用MOM1商用MOM2商用FEM12502 2.5h 7s時間過長 10h時間過長1241.7min 3s時間過長3min時間過長10 14s 2s40min10s 4minp BTD內置兩種提取算法：2.5D及AI快速建模p 支持萬級net模型提取，速度超過主流商業工具p 特有自研AI建模技術，速度提升超3個數量級p 精度對標同類產品，其中AI模型曲線與FEM Golden幾乎重合31

16、紅色：BTDABS-2.5D藍色：BTDABS-AI紫色：FEM湖藍:MOM1綠色：MOM2 紅色：BTDABS-2.5D藍色：BTDABS-AI紫色：商用FEM湖藍：MOM2綠色：MOM1 Chiplet DEMO-SI仿真性能SI/PI仿真結果對比BTDAD*仿真時間15s24s眼高(V)0.9950.996眼寬(s)9.992e-109.996e-10p 基于bit-by-bit的行為級眼圖仿真p 精度與AD*吻合,速度更快單差分對32BTD對單核加速比單核826s/2核442s1.86X4核249s3.32X8核150s5.50X多die眼圖并行仿真p 64 die劃分為112組并行計

17、算眼圖p 良好并行加速效率Chiplet DEMO-PI性能測例組件數量IR Drop分析時間BTDPower*4核（453 nets)2474930s315s64核（12502 nets）500041158s時間過長p精度吻合商業工具，在大規模例子上有明顯加速33對標工具仿真結果：312.75KChiplet DEMO-Thermal結果34測試測試用例用例電路電路類型類型節點數節點數 BTD溫度溫度Golden溫度溫度BTD時間時間Golden時間Speedup時間3AldieD2D46303K304K7s10s1.42ZJU4dieD2D1540310K312.75K10s16s1.6Z

18、JU64dieD2D12502333K330K70s4min3.42p 精度對標同類產品，仿真結果誤差小于1%p 針對大規模模型仿真，計算效率有較大提升BTD 仿真結果：310KGolden 仿真結果：312.75KChiplet DEMO-Thermal結果35Chiplet DEMO-Thermal結果36 加散熱器無散熱器總結與展望371.層次化建模：Chiplet技術覆蓋器件-芯片-封裝-PCB等多個層次，需要層次化建模和PDK開發，能在早期對系統性能進行評估和優化2.大規模IO建模：數字Chiplet設計中往往包含大量I/O（bump,bond wire等），需要專用技術進行自動化布

19、局布線和對超多端口網絡進行提取和仿真3.高速互連技術：Die間高速數據傳輸是Chiplet的一個特點，EDA工具需要支持高帶寬、低功耗的互連技術，如SerDes等，同時提供相應的建模和仿真功能4.系統級模擬與驗證：與傳統的單芯片設計不同，Chiplet設計需要在系統級進行模擬與驗證，確保所有Chiplet模塊在整合后可以正常工作5.多物理分析：多個chiplet組合可能會導致復雜的多物理耦合問題，需要電熱、電磁、應力等多物理分析功能后摩爾時代，Chiplet設計與驗證對于EDA工具提出了新的要求和挑戰BTD后摩爾工具鏈（BTD-Chiplet+BTD-ABS+BTDSim）致力于為以上問題提供高效的解決方案！37聯系信息聯系我們：021-54325973，0755-86545120 136 7020 5084官 網：www.btd.tech 郵 箱：salesbtd.tech地 址：深圳市福田區梅坳八路26新一代產業園1棟406 深圳市福田區福保街道檳榔道3號深港國際科技園D座1110 上海市浦東新區盛夏路608號1號樓207-208室 南京市浦口區高新技術開發區星火路14號38謝謝