移動終端接口演進及LPDDR5的驗證.pdf

《移動終端接口演進及LPDDR5的驗證.pdf》由會員分享，可在線閱讀，更多相關《移動終端接口演進及LPDDR5的驗證.pdf（42頁珍藏版）》請在三個皮匠報告上搜索。

1、移動終端接口演進及移動終端接口演進及LPDDR5LPDDR5的測試驗證的測試驗證趙雁飛安立通訊科技（上海）有限公司2023.12.08ANRITSU CORPORATION第三屆中國互連技術與產業大會Anritsu是一家具有近130年歷史的全球領先的測試測量儀表供應商全面提供互連測試方案800G 光示波器MP2110A400G的誤碼儀MT1040A 110G矢量網絡分析儀VectorStar 光譜分析儀MS9740B高速接口一致性測試MP1900A Anritsu(Anritsu(安立）是誰？安立）是誰？ANRITSU CORPORATION第三屆中國互連技術與產業大會Anritsu同時也是一

2、家高速芯片和器件供應商用于長距拉曼光放1480nm激光器用于80Km光模塊SOA 用于醫療相干檢測SLD 用于光器件測試200G 放大器.Anritsu(Anritsu(安立）是誰？安立）是誰？ANRITSU CORPORATIONAnritsu Corporation Introduction內 容一、移動終端互連接口的演進二、移動終端LPDDR5接口的驗證三、總結ANRITSU CORPORATIONAnritsu Corporation Introduction內 容一、移動終端互連接口的演進二、移動終端LPDDR5接口的驗證四、總結ANRITSU CORPORATION第三屆中國互連技

3、術與產業大會移動終端的角色演進移動終端的角色演進傳統的移動終端語音&信息智能處理 APP時代視頻/圖像智能時代CPUAPU+BPUAPU+BPU+GPU+NPUANRITSU CORPORATION第三屆中國互連技術與產業大會新應用對移動終端互連的要求新應用對移動終端互連的要求 數據速率的提升-數據傳輸快 處理效率要快-時延小 功耗要低5G 7.9G 速率（下行）USB的接口 10G/20G?高分辨率的顯示8K?高清智能相機移動終端：游戲、視頻、元宇宙、數字孿生、人工智能.ANRITSU CORPORATION第三屆中國互連技術與產業大會RF前端Digital RFUSB接口DRAM LPDD

4、RStorage UFS顯示Camera CPUISPGPUNPUDSP基帶處理器移動終端互連架構移動終端互連架構5G連接速率可達10Gbit/sWiFi7連接速率可達6.5Gbit/s更快LPDDR5/5X 速率可達8344Gbit/sUFS4.0 速率可達4Gbit/s4K/120Hz8K(7690 x 4320)更清晰更低功耗更高速率AI處理/加速/數據處理SoC更高速ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端互連接口的最新演化：外部接口移動終端互連接口的最新演化：外部接口(USB)(USB)單純的供電供電+數據+視頻+音頻USBUSB接口目前已經做到手機

5、外部接口的統一，并朝著更高速率的演進接口目前已經做到手機外部接口的統一，并朝著更高速率的演進ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端互連接口的最新演化：外部接口（移動終端互連接口的最新演化：外部接口（USBUSB）USB接口速率演化USB接口不但但支持USB的協議，而且可以作為隧道支持DPTBTPCIe協議，實現更多類型意義上的互連。USB支持的功能對于移動終端（手機）來講，USB3.1肯定不是終點，我們期待著更高版本的應用，來擴展手機的應用。ANRITSU CORPORATION第三屆中國互連技術與產業大會MIPI(Mobile Industry Proce

6、ssor Interface)MIPI 聯盟定義了一套接口標準一套接口標準，把移動設備內部的接口如攝像頭、顯示屏、基帶、射頻接口等標準化，從而增加設計靈活性，同時降低成本、設計復雜度、功耗和EMI。移動終端互連接口的最新演化：顯示與移動終端互連接口的最新演化：顯示與Camera-MIPICamera-MIPIANRITSU CORPORATION第三屆中國互連技術與產業大會DSI：Display Serial Interface，定義位于處理器和顯示模組之間的高速串行接口CSI：Camera Serial Interface，定義位于處理器和攝像模組之間的高速串行接口DCS：Display C

7、ommand Set，一個標準化的命令集，用于命令模式的顯示模組。移動終端互連接口的最新演化：顯示與移動終端互連接口的最新演化：顯示與Camera-MIPICamera-MIPIANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端互連接口的最新演化：顯示與移動終端互連接口的最新演化：顯示與Camera-MIPICamera-MIPIMIPI-DPHY的演化MIPI Dphy V4.0的規范定義，物理接口的速率可達18 to 20 Gbps.ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端互連接口的最新演化：顯示與移動終端互連接口的最新演化：顯示與

8、Camera-MIPICamera-MIPIMIPI-CPHY的演化ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端互連接口的最新演化：存儲接口移動終端互連接口的最新演化：存儲接口,從從eMMCeMMC到到UFSUFSUFS 版本每通道的帶寬每通道的帶寬支持的最大通道數Max.total bandwidthM-PHY的版本1300 MB/s1300 MB/s1.12600 MB/s21200 MB/s32.12.231450 MB/s2900 MB/s4.13.142900 MB/s5800 MB/s5ANRITSU CORPORATION第三屆中國互連技術與產業大會

9、移動終端互連接口的最新演化：內存接口移動終端互連接口的最新演化：內存接口-LPDDR-LPDDRJEDECJEDEC，全稱為，全稱為“Joint Electron Device Engineering CouncilJoint Electron Device Engineering Council”，固態技術協會，為一個全球性的組織，固態技術協會，為一個全球性的組織所有的所有的DDRDDR標準、標準、LPDDRLPDDR標準、標準、GDDRGDDR標準，及內存模組標準均是由標準，及內存模組標準均是由JEDECJEDEC下屬的下屬的 JC-42 Solid State JC-42 Solid S

10、tate MemoriesMemories工作組所開發。工作組所開發。LPDDR5的接口速率達到6400Mb/s,LPDDR5X的接口速率達到8533Mb/s,LPDDR5T的接口速率達到9600Mb/s,ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端互連接口的最新演化：內存接口移動終端互連接口的最新演化：內存接口-LPDDR-LPDDR代際更迭的趨勢：功耗降低、速率翻倍、密度提升ANRITSU CORPORATION第三屆中國互連技術與產業大會接口鏈路n 從芯片側提升信號的處理n 縮短鏈路的長度，減少材料的損耗n 采用新的調制技術：例如PAM移動終端互連提升的技術

11、路徑移動終端互連提升的技術路徑ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端互連接口的未來移動終端互連接口的未來n 隨著速率的提升，接口技術更加復雜化n 接口技術會成為移動終端未來重要組成的一部分n 人工智能的驅動將引領接口的發展ANRITSU CORPORATIONAnritsu Corporation Introduction內 容一、移動終端互連接口的演進二、移動終端LPDDR5接口的驗證三、總結ANRITSU CORPORATION第三屆中國互連技術與產業大會LPDDRLPDDR是什么？是什么？從SOC的角度來看，LPDDR是一個接口，從存儲的角度來看，LP

12、DDR通常指的就是LPDDR SDRAM ANRITSU CORPORATION第三屆中國互連技術與產業大會LPDDR5LPDDR5是什么？是什么？FeaturesLPDDR3LPDDR4xLPDDR5Max Data Rate(Mbps)213342666400VDD21.2V1.1VVariable(1.05/0.9V)VDDQ1.2V0.6VVariable(0.5V/0.3V)Channel Count122Array Pre-fetchx8X16X16/x32ClockingCK,DQSCK,DQSCK,WCK,RDQSWCK to CK ratioNANA4:1 or 2:1Vol

13、tage Swing450mV360mV250mVCA Bus RateDDRSDRDDRCA Pins10(CA0 CA9)6(CA0 CA5)7(CA0 CA6)Data Copy FeatureNoNoYesFrequency Set PointNot supportedSupported(2 sets)Supported(3 sets)DRAM Rx EqualizationNoNo1-tap DFE(optional)Deep Sleep ModeNoNoYesData Rx MaskN/AYes.Rectangular maskYesHexagonal maskANRITSU CO

14、RPORATION第三屆中國互連技術與產業大會LPDDR5/5XLPDDR5/5X的架構的架構LPDDR5:Separate clocks for CA and Data bus.CLK(for CA),WCK(for WR Data)and RDQS(for Read Data)Synchronization required between CLK and WCKCLK:WCK-1:2 or 1:4 (CLK=Max 800 MHz)CLK/WCK/RDQ UnidirectionalCA bus is DDR,Data bus is DDRANRITSU CORPORATION第三屆中國

15、互連技術與產業大會LPDDR5/5X測試的挑戰1、速率的提升，芯片工藝的提升，信號的獲取帶來很大的挑戰，傳統的點接方式不能正確的獲取信號。Heat SinkChannelControllerPCBDRAMInterposer2、速率的提升，信號完整性的要求越來越高，LPDDR5X不僅發端采用了加重，收端也采用了均衡，DDR5不但Tx端需要更多的測試，也需要進行Rx端的一致性測試，未來LPDDR5/5X是否需要還有待觀察。3、移動設備更緊密的布局，測試連接受到很大的局限性，DDR的測試更多采用Interposer方式ANRITSU CORPORATION第三屆中國互連技術與產業大會LPDDR5/

16、5X驗證的邏輯25I/O ElectricalTraining ProceduresProtocoal InteractionAccess SchedullingSoftwareMemory Celll生產完成后，通過產線上的ATE設備，驗證DRAM的存儲顆粒l需要開發不同的算法來測試存儲顆粒l測試I/O和PHY/Controller能夠正確的發送和接收l包括:voltage測試，timing測試,jitter 測試等.l存儲子系統正常的操作之前，需要很多訓練的過程，例如 CmdAddr training,write leveling,write training,read training等

17、l測試培訓序列是否正常的處理l在芯片研發階段或板級階段，主要測試PHY/Controller,l使用協議或邏輯分析儀來檢查協議的完整性確保物理層鏈路能夠正常的通信ANRITSU CORPORATION第三屆中國互連技術與產業大會物理層一致性驗證協議一致性驗證驗證物理層的收發是否滿足JEDEC的規范要求，包括時序、抖動和電信號的特性驗證命令的傳輸及時序等是否滿足JEDEC規范定義的要求DDR5系統級TxDRAM Tx Rx 基于基于DIMMDIMM的的DDR5DDR5的驗證內容的驗證內容ANRITSU CORPORATION第三屆中國互連技術與產業大會27SOC 和DRAM/RCD/DB直接通信

18、DDR總線上的雙向業務使用DRAM下面的SI Interposer接入信號采用高阻抗的探針放大器使用內置在示波器內的一致性程序或手工測量Clock jitter,Read/Write timing parameters,Data/CA eyes等相關的參數。沒有SOC和系統通道，類似于PCIe的測試.JEDEC定義了標準的夾具 CTC2 和PTF 板通過板上的SMA連接器和線纜獲取信號誤碼儀發出DRAM/Buffers對應的信息，是能環回模式測量JEDEC定義的DQS/DQ 的電壓靈敏度,壓力眼等相關的內容SYSTEM LEVEL TX TESTRX/TX COMPLIANCE TESTDDR

19、5系統級和物理層一致性測試的差異ANRITSU CORPORATION第三屆中國互連技術與產業大會 SOC(Controller/PHY/IO)DRAM/RCD/DB ComplianceSystem Level Tx:Measure JEDEC defined electrical and timing parameters:Clock JitterRead timing parametersWrite timing parametersData EyeVILHSlew Rate etcPerform above timing measurements by changing interna

20、l parameters in Controller/PHY or IO like delay,PU/PD drive strength,ODT,pre-emphasis,etc.DFE analysis and characterization.SOC DDR PHY:Measure skew between all DQS and its corresponding DQ edges within a bursts or continuous signals.Validate and debug training sequencesDRAM RX:1.Rx DQS Voltage Sens

21、itivity Measure BER Bathtub opening while decreasing DQS voltage amplitude in the absence of ISI,jitter(Rj,Dj,DCD)and crosstalk noise.2.Rx DQS Jitter Sensitivity Test Measure BER Bathtub opening while increasing DCD and/or Rj.3.Rx DQ Voltage Sensitivity Measure BER Bathtub opening while decreasing D

22、QS voltage amplitude4.Rx Stressed Eye Tests Measure BER Bathtub opening while using test signal with known jitter stress cocktail and post-equalization openingDRAM TX:1.Tx DQS Jitter:Measure Rj and Dj for N-UI 2.Tx DQ Jitter:Measure Rj and Dj for N-UI and DQS-DQ skew(Tx_DQS2DQ)3.Tx DQ Stressed Eye:M

23、easure EH and EW specified with a skew between DQ and DQS of NUI.SOC DDR Rx:Internal test plan-not governed by JEDEC.Expect similar test case as DRAM Rx.DDR5DDR5系統級和物理層一致性測試的差異系統級和物理層一致性測試的差異ANRITSU CORPORATION第三屆中國互連技術與產業大會物理層一致性驗證協議一致性驗證驗證物理層的收發是否滿足JEDEC的規范要求，包括時序和電信號的特性驗證命令的傳輸及時序等是否滿足JEDEC規范定義的要求

24、LPDDR5/5X系統級Tx移動終端移動終端LPDDR5/5XLPDDR5/5X需要驗證的內容需要驗證的內容ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端LPDDR5驗證信號的獲?。篜robing with Interposer Interposer的原理Probing hereProbing hereEmbeded ResistorsEmbedded resistor provides isolation of the probe loading and the live signalANRITSU CORPORATION第三屆中國互連技術與產業大會LPDDR5驗

25、證信號的獲?。篜robing with InterposerDirect attach interposerInterposer ProbeANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端LPDDR5驗證信號的獲?。篠ocket ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端LPDDR5 Tx驗證所需要的設備DDR5 TEKEXPRESS DPOJETSDLAVISUAL TRIGGERHARDWARESOFTWAREANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端LPDDR5/5X信號的分析LPDDR5波形的分析

26、LPDDR5/5X Tx的自動化測試ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端移動終端LPDDR5 Tx LPDDR5 Tx 系統驗證測試的項目系統驗證測試的項目JEDEC Electrical and Timing MeasurementsJEDEC Electrical and Timing MeasurementsWRITE CLOCK(WCK)CLOCKVOLTAGE CROSSOVER ANRITSU CORPORATION第三屆中國互連技術與產業大會JEDEC Electrical and Timing MeasurementsJEDEC Elect

27、rical and Timing MeasurementsWRITE&READ TIMINGCA/CS RX MASK 移動終端移動終端LPDDR5 Tx LPDDR5 Tx 系統驗證測試的項目系統驗證測試的項目ANRITSU CORPORATION第三屆中國互連技術與產業大會移動終端移動終端LPDDR5/5XLPDDR5/5X協議層驗證協議層驗證LPDDR5/5X 協議一致性分析：邏輯（命令交互）驗證 和對時序冗余的分析等，確保目標待測件滿足JEDEC的規范要求，同時可以分析捕獲引起觸發錯誤的總線周期。包括協議的捕獲、協議的自動化分析和實時的統計分析。ANRITSU CORPORATION第

28、三屆中國互連技術與產業大會由DDR5的一致性測試看LPDDR未來的測試DDR5除了系統級的測試之外，還會對內存顆粒進行Tx/Rx進行一致性的測試，對于LPDDR5/5X以及未來更高版本的LPDDR,是不是也需要導入一致性測試。當然DDR5和LPDDR5的工作環境不同，其所對應的測試也會不同，但速率的提升必然還會對未來的測試帶來更多的要求和挑戰。ANRITSU CORPORATION第三屆中國互連技術與產業大會DDR5 Rx DDR5 Rx 壓力測試壓力測試 Anritsu的誤碼儀MP1900A 提供連續的DQS+/-,和DQ 到DUT(DIMM 或內存控制器)DUT 環回 或 DQ 到誤碼的檢

29、測器進行誤碼測試Anritsu的誤碼儀MP1900A集成Tektronix的示波器進行壓力的信號的自動化校準需要解嵌S參數的的模型 Rx 壓力眼圖校準 Rx 壓力眼測試由DDR5的DRAM的一致性測試看LPDDR未來的測試Tx/RxTx/Rx的物理層的一致性測試對于的物理層的一致性測試對于LPDDRLPDDR在面臨更高的信號完整性挑戰時也許會是一種選擇，盡管合適的夾具在面臨更高的信號完整性挑戰時也許會是一種選擇，盡管合適的夾具以及以及S S參數模型的提取會帶來一定的挑戰參數模型的提取會帶來一定的挑戰ANRITSU CORPORATIONAnritsu Corporation Introduction內 容一、移動終端互連接口的演進二、移動終端LPDDR5接口的驗證三、總結三、總結ANRITSU CORPORATION第三屆中國互連技術與產業大會總結總結一、隨著視頻、AI的需求，移動終端的接口在不斷朝向低功耗、高速率、低時延演化，接口將在未來終端中扮演著重要的環節。二、DDR5測試本身就比較復雜，但LPDDR5由于空間以及布局的限制，信號獲取面臨更多信號完整性挑戰。三、LPDDR5不但面臨著更多的測試項目的挑戰，未來是否顆粒進行Tx/Rx端的一致性測試也需要考量高速接口與技術發展論壇