Chiplet信號、電源完整性和多物理場仿真EDA技術.pdf

《Chiplet信號、電源完整性和多物理場仿真EDA技術.pdf》由會員分享，可在線閱讀，更多相關《Chiplet信號、電源完整性和多物理場仿真EDA技術.pdf（29頁珍藏版）》請在三個皮匠報告上搜索。

1、第三屆中國互連技術與產業大會第三屆中國互連技術與產業大會2023.122023.12 無錫無錫1目 錄C O N T E N T S 集成芯片集成芯片ChipletChiplet趨勢趨勢 EDAEDA的發展趨勢的發展趨勢 ChipletChiplet EDA EDA的挑戰的挑戰 ChipletChiplet SI/PI SI/PI技術技術及多物理場仿真及多物理場仿真013摩爾定律演進背景下的Chiplet 技術趨勢 摩爾定律的演進摩爾定律的演進數據來源：IMEC4芯片制程的成本趨勢芯片制程的成本趨勢u 在3納米節點，芯片的設計成本將高達 6.5億美元；u 制程繼續微縮 昂貴的設計成本+芯片良率

2、下降 Chiplet(芯粒)技術+先進封裝技術5數據來源：IMEC先進封裝先進封裝-后摩爾時代重要角色后摩爾時代重要角色數據來源：Samsung6先進封裝成為高端市場增長引擎先進封裝成為高端市場增長引擎參考：參考：先進封裝年化復合先進封裝年化復合增長增長 19%19%SiPSiP (System in(System in Package)Package)市場年市場年化復合增長化復合增長 5%5%7工欲善其事，必先利其器論語802EDA的發展趨勢9EDAEDA發展歷史發展歷史EDA技術是計算機科學、電氣工程學、物理學、化學、應用數學等跨領域合作發展的成果。第一階段第一階段設計工程自動化來代替手工

3、繪圖2020世紀世紀7070年代中期：年代中期：計算機輔助設計（CAD）時代第二階段第二階段主要對設計電路的功能檢測問題進行處理2020世紀世紀8080年代：年代：計算機輔助工程（CAE）時代第三階段第三階段真正實現了設計的自動化2020世紀世紀9090年代后：年代后：電子系統設計自動化（EDA）時代第四階段第四階段EDA技術在半導體設計、制造封裝領域廣泛應用現代現代EDAEDA時代時代10EDAEDA位于產業鏈頂端位于產業鏈頂端，附加價值極高。行業高壁壘體現在對復合背景的頂尖人才的附加價值極高。行業高壁壘體現在對復合背景的頂尖人才的需求以及和需求以及和FablessFabless、晶圓廠等產

4、業鏈環節的協同。先發優勢明顯、晶圓廠等產業鏈環節的協同。先發優勢明顯EDAEDA軟件的主要功能軟件的主要功能2015-202015-202121年間全球年間全球EDAEDA市場規模穩健增長市場規模穩健增長EDAEDA市場市場份額圖份額圖功能實現性能提升11EDAEDA發展現狀發展現狀國內外國內外3D3D、2.5D2.5D的顛覆性封裝技術的顛覆性封裝技術，加大了確認芯片可靠性的難度加大了確認芯片可靠性的難度，在在EDAEDA設計和仿真驗證上，都有別于傳統的平面芯片集成設計和仿真驗證上，都有別于傳統的平面芯片集成。3D封裝是指在不改變封裝體尺寸的前提下，在同一個封裝體內于垂直方向疊放兩個以上芯片的

5、封裝技術。3D封裝可采用凸塊或硅通孔技術。2.5D封裝是在基板和芯片之間放一個硅中間層，這個中間層通過TSV連接上下部分。5G5G和和6G6G頻率的拓寬暴露了集成電路兼容性的新問題。頻率的拓寬暴露了集成電路兼容性的新問題。急需對現有急需對現有EDAEDA仿仿真真進行實質性進行實質性頻率帶寬頻率帶寬擴展擴展。目前，IC 級 EMC 的典型頻率高達 6 GHz。但是，由于毫米波 5G 工作在 27 GHz，而 6G 工作在 100200 GHz。新制程、新制程、三代半導體三代半導體、和硅基芯片中使用的金屬層、絕緣層新材料都、和硅基芯片中使用的金屬層、絕緣層新材料都要求要求EDAEDA能夠精準建模和

6、仿真。能夠精準建模和仿真。新材料、制程降低，芯片迭代，封裝方式的改變，速率的提升，給電磁發射、電磁敏感度、信號完整性和電源完整性帶來挑戰。主要體現在信號線路、電源線路的錯綜復雜帶來的干擾與供電問題。EDAEDA的挑戰和機遇的挑戰和機遇1203Chiplet EDA的挑戰13IR-dropIR-drop和電流密度仿真的必要性和電流密度仿真的必要性 The overall IR-drop overall IR-drop from chip to package=142.60 mV 10%10%*VddVdd(0.9V)(0.9V)Total IR Drop=79.05%79.05%from fro

7、m interposer PDNinterposer PDN +20.95%from the chiplet IC PDN.Ref.J.Kim et al(Georgia Tech).,Chiplet/Interposer Co-Design for Power Delivery Network Optimization in Heterogeneous 2.5-D ICs,in IEEE Transactions on Components,Packaging and Manufacturing Technology,vol.11,no.12,pp.2148-2157,Dec.2021,合理

8、控制合理控制 InterposerInterposer的的 IR-dropIR-drop對于整個芯片系統供電至關重要對于整個芯片系統供電至關重要14u ChipletChiplet對高溫的敏感性將導致對高溫的敏感性將導致 （電熱仿真（電熱仿真/電熱力仿真的必要性）電熱力仿真的必要性）：HPC/AI服務器中昂貴的風冷和液冷系統可靠性制約了Chiplet(e.g.HBM)的市場規模增長以2.5D/3D Integration巨大推動力的HBM（High Bandwidth Memory）為例：多物理場仿真的必要性多物理場仿真的必要性15集成芯片集成芯片ChipletChiplet面臨的挑戰面臨的挑

9、戰1604信號和電源完整性及 多 物 理 場 分 析17前處理渲染模塊前處理渲染模塊2 2D D ViewView3D View3D View前處理：需要同時支持二維版圖導入，三維結構渲染和前處理界面，便于用戶在GUI中直觀查看結構和追加設置端口，編輯。u 導入和渲染能力：導入和渲染能力：Si-interposer+RDL+TSVSi-interposer+RDL+TSV數量龐大的數量龐大的viavia陣列陣列+高集成度金屬線高集成度金屬線18ubumpubump side sideTSVTSVC4 Bump sideC4 Bump sideChipletChiplet建模與信號完整性建模與信

10、號完整性u ChipletChiplet 建模：芯片的復雜度建模：芯片的復雜度 (規模龐大via陣列)+多尺度多尺度(1um BEOL100 um TSV)19u 信號完整性：精準的等效模型，可以節省仿真時間，縮短開發周期。信號完整性：精準的等效模型，可以節省仿真時間，縮短開發周期。20ChipletChiplet建模與信號完整性建模與信號完整性Ref B.Pu,C.Jo,J.Pak and S.Moon,“Design of 2.5D Interposer in High Bandwidth Memory and Through Silicon Via for High Speed Sign

11、al”,DesignCon 2019,San Jose,29.Jan-1.Feb,2019.u 信號完整性：基于等效模型，可以揭示每部分參數對信號完整性：基于等效模型，可以揭示每部分參數對ChipletChiplet信號完整性的影響信號完整性的影響21ChipletChiplet建模與信號完整性建模與信號完整性u 信號完整性：基于等效模型，可以優化幾何和材料參數，實現信號完整性的目標設計。信號完整性：基于等效模型，可以優化幾何和材料參數，實現信號完整性的目標設計。Optimization to achieve a better insertion Optimization to achieve

12、 a better insertion loss!loss!22ChipletChiplet建模與信號完整性建模與信號完整性Ref B.Pu,C.Jo,J.Pak and S.Moon,“Design of 2.5D Interposer in High Bandwidth Memory and Through Silicon Via for High Speed Signal”,DesignCon 2019,San Jose,29.Jan-1.Feb,2019.ChipletChiplet 電源完整性電源完整性u 電源完整性：電源完整性：Interposer Interposer 電源網絡起

13、到芯片和芯片電源網絡起到芯片和芯片/封裝間的電源傳輸的作用封裝間的電源傳輸的作用23Color by LayerColor by NetSelect Power NetChipletChiplet 電熱耦合仿真電熱耦合仿真u 信號完整性：基于等效模型，可以揭示每部分參數對信號完整性：基于等效模型，可以揭示每部分參數對ChipletChiplet信號完整性的影響信號完整性的影響24ChipChipC4 bumpC4 bumpChipChipC4 bumpC4 bumpC4 bumpC4 bump包含介質溫度分布（透視圖）包含介質溫度分布（透視圖）ChipChip25IR DropIR DropC

14、urrent DensityCurrent DensityPower DensityPower DensityTemperatureTemperatureu 電熱耦合仿真結果：電熱耦合仿真結果：M1M1層層ChipletChiplet 電熱耦合仿真電熱耦合仿真26u 電熱耦合仿真結果：電熱耦合仿真結果：M2M2層層IR DropIR DropCurrent DensityCurrent DensityPower DensityPower DensityTemperatureTemperatureChipletChiplet 電熱耦合仿真電熱耦合仿真ChipletChiplet 電熱耦合仿真電熱

15、耦合仿真27u 電熱耦合仿真結果：電熱耦合仿真結果：M3M3層層IR DropIR DropCurrent DensityCurrent DensityPower DensityPower DensityTemperatureTemperature結論結論28u 摩爾定律明顯的放緩趨勢和先進制程高昂的開發成本，使得集成芯片集成芯片（Chiplet）技術）技術，成為學術界和產業界關注的熱點。u 芯片在2.5維和3維方向上的集成，提升了系統的復雜度，會帶來高速信號的高速信號的串擾串擾，導致電源供電風險增加電源供電風險增加，高集成芯片間的電磁干擾、散熱和可靠性問電磁干擾、散熱和可靠性問題題，對于傳統的芯片設計和EDA仿真技術路線是一個巨大的挑戰。u 精準的寬頻帶等效電路建模寬頻帶等效電路建模，能夠指導Chiplet信號完整性的優化設計。u Interposer或或RDL的增加，帶來了新的電源完整性問題.Chiplet的的IR-drop對于整個芯片電源供電至關重要。u Chiplet的多物理場（電多物理場（電-熱熱-力等）仿真分析力等）仿真分析，是確保系統性能的有效手段。29