PECVD在先進邏輯及存儲用量提升30~50%。在90nm CMOS芯片工藝中，大約需要 40 道薄膜沉積工序，在 FinFET 工藝產線（目前從 22nm、14nm到 3nm），大約需要超過 100 道薄膜沉積工序，涉及的薄膜材料由 6 種增加到近 20 種，對于薄膜顆粒的要求也由微米級提高到納米級。根據產業鏈調研，以 PECVD 為例，在先進邏輯及存儲產線，設備用量比成熟產線提升30~50%。例如，PECVD 被用于先進邏輯的硬掩模層制備中。當芯片制程小于 28nm、特別是小于 10nm 時，傳統掩膜光刻技術無法滿足精度要求，需要用硬掩模層作為光刻犧牲層置于光刻膠和基底之間，具有刻蝕選擇性的硬掩模層能夠實現細微圖形的定義和高精度刻蝕，且不會破壞下層基底材料。硬掩模層通過 PECVD 沉積，根據 LAM 介紹，該層需要超光滑和均勻的薄膜以保證光刻精度，且保持良好的薄膜機械強度以避免在非常高的深寬比下圖案坍塌。在 FLASH 存儲芯片領域，隨著主流制造工藝已由 2D NAND 發展為 3D NAND 結構，結構的復雜化導致對于薄膜沉積設備的需求量逐步增加。根據東京電子披露，薄膜沉積設備占 FLASH 芯片產線資本開支比例從 2D 時代的 18%增長至 3D 時代的 26%。3D NAND 的核心工藝包括薄膜沉積、金屬填充、高深寬比的刻蝕。PECVD 作為薄膜沉積的核心工藝，占比保持第一，擔負著多層柵極堆疊（ONON 或 OPOP）、犧牲層/間隔層/絕緣層沉積等核心任務，其中，多層柵極堆疊多大于 100 層，要求極高均勻性、平整性、附著性，對 PECVD 的技術提出更高要求。